Розроблено структурно-функціональні псевдокомбінаційні моделі й алгоритми детермінованої генерації тестів цифрових систем з метою зменшення часу їх верифікації на стадії автоматизованого проектування під час використання середовища Active-HDL. Модифіковано синхронну модель цифрового примітива для опису тригерних схем кубічними покриттями в однотактному алфавіті, що дає можливість будувати детерміновані тестові впливи. Удосконалено алгоритми та процедури генерації тестів перевірки несправностей методом активізації одномірних шляхів для комбінаційних і послідовнісних схем, описаних булевими рівняннями, на основі застосування прямої та зворотної імплікацій. Запропоновано лінійну модель процесу побудови тестів перевірки несправностей для функціональних схем, заданих кубічними покриттями, що дозволяє одержувати вхідні впливи, які перевіряють одиничні константні несправності істотних вхідних і вихідних ліній цифрової схеми. Значну увагу приділено стратегії застосування детермінованого й алгоритмічних генераторів для цифрових систем великої розмірності на основі його декомпозиції, що дають можливість зменшувати час побудови тестів наперед заданої якості. Створено програми генерації тестів, які дозволяють в автоматичному режимі будувати тести перевірки константних несправностей та оцінювати їх якість для цифрових проектів, заданих у вигляді булевих рівнянь мовою опису апаратури VHDL.

  Завантажити