Висвітлено питання проектування моделей цифрових керуючих автоматів, поведінку яких представлено на мові VHDL. Для дотримання стандарту VHDL розроблено моделі змістовних графів переходів цифрових автоматів, орієнтованих на технологічне рішення задач генерації тестів, перевірки справності та верифікаційного моделювання. Запропоновано стратегію тестування керуючого автомата, яка містить чотири алгоритми обходу верхівок та дуг графа; модифікований П-алгоритм для знаходження рішень у вигляді вхідних наборів, які приводять автомат у необхідний стан. Моделі опису, генерації тестів реалізовано у вигляді програмного продукту ASFTEST, який сумісний з системою Active - HDL і підтримує стандарти мов Active, Verilog.

  Завантажити