Розроблено методи зменшення обсягу тестової інформації, необхідної для функціональної верифікації високорівневих моделей цифрових пристроїв (ЦП), які подано мовами опису апаратури (МОА). Удосконалено стратегію верифікації мовних моделей ЦП. Створено нові методи верифікації на основі синтезу тестів за умов активізації шляхів у структурі, що описує ЦП. Модифіковано методи побудови розрізнюючих послідовностей для ідентифікації функціональних елементів у моделі ЦП. Вперше створено модель сигналу з поданням цілочислових і логічних значень у вигляді діапазонів, а також операції прямої та зворотної імплікації на ній. Розроблено модель ЦП у вигляді композиції двох графів на основі поведінкової моделі на МОА, запропоновано методику проведення діагностичного експерименту за розробленою стратегією. Здійснено експериментальне дослідження на мовних моделях реальних проектів ЦП та тестових схем з каталогів провідних фірм в області проектування ЦП на МОА. Показано, що програмна реалізація компонентів системи автоматизованої верифікації на базі графової моделі та впровадження теоретичних і практичних результатів наукового дослідження у виробництво, дозволили формалізувати процес верифікації та підвищити його достовірність, що сприяє скороченню часу, відведеного на проектування апаратури.

  Скачати повний текст

Запропоновано моделі процесу дедуктивного й паралельного моделювання несправностей на основі технології граничного сканування з метою істотного (у кілька разів) підвищення швидкодії програмної реалізації розроблюваних методів аналізу надскладних проектів. Поглиблено розробку нових графо-теоретичних дедуктивних моделей структурного аналізу розгалужень, що сходяться, і виділення деревоподібних сегментів для роздільного моделювання несправностей. Удосконалено дедуктивно-паралельну модель цифрової системи на основі аналізу її структури, що модифікується на вхідному наборі з метою виконання паралельної обробки дефектів розгалужень, що сходяться. Запропоновано дедуктивно-паралельний метод зворотного простежування несправностей цифрових систем, заданих на регістровому рівні у форматі булевих рівнянь. Розроблено новий метод зворотного (суперпозиційного й топологічного) моделювання дефектів деревоподібних структур цифрових систем великої розмірності. Удосконалено кубічний метод детермінованого синтезу тестів для деревоподібних структур цифрових систем з використанням граничного сканування та функціонально закінчених примітивів.

  Скачати повний текст

Розроблено швидкодіючі методи моделювання одиночних константних несправностей на реконфікурованих моделях цифрових систем, що реконфігуруються, які реалізуються у програмованій логіці, для оцінки якості синтезованих тестів верифікації. Удосконалено модель дедуктивно-паралельного аналізу несправностей, що поєднує технологічність дедуктивного моделювання дефектів зі швидкодією виконання паралельних векторних операцій з метою значного зменшення часу обробки цифрових систем великої розмірності, а також дедуктивну модель реконфігурування структур даних опису цифрових систем на тест-векторі, що дає можливість паралельно обробляти сукупність дефектів схеми за одну ітерацію з метою підвищення швидкодії синтезу та сертифікації вхідних послідовностей. Розвинуто метод моделювання несправностей цифрових систем, представлених на RTL-рівні у форматі булевих рівнянь, що об'єднує переваги дедуктивного аналізу дефектів з реалізацією їх паралельної обробки та дозволяє обробляти цифрові системи на кристалі, що містить сотні тисяч вентилів. Удосконалено метод зворотного моделювання несправностей цифрових систем великої розмірності, що об'єднує процедури дедуктивно-паралельного аналізу розгалужень, що сходяться, зі зворотним простежуванням дефектів для деревоподібних структур. Це дозволяє обробляти цифрові структури вентильного рівня опису та має залежність часу обробки від числа ліній, близьку до лінійної.

  Скачати повний текст

Розроблено модифікації генетичних алгоритмів і проблемно-орієнтованих генетичних операторів кросінговера та мутації для двійкових таблиць, використання яких сприяє підвищенню ефективності побудови перевіряючих тестів. Створено генетичний алгоритм генерації вхідних підпослідовностей, які ініціалізують послідовнісні цифрові схеми та використовуються у дворівневому ієрархічному методі побудови тестів. Запропоновано метод розподіленого моделювання несправностей і еволюційної генерації тестів на базі моделі "робітник - хазяїн", який забезпечує одночасне рівномірне завантаження процесорів клієнтів, що сприяє істотному прискоренню рішення поставлених завдань. Експериментально показано майже лінійне прискорення швидкодії для невеликого числа процесорів і логічних схем великої розмірності. Розроблено розподілений генетичний алгоритм генерації тестів на базі "моделі островів", що дозволяє підвищити якість тестів, які перевіряють пошкодження. Створено алгоритмічне й програмне забезпечення для генерації тестів, що перевіряють пошкодження цифрових логічних схем, яке дозволяє підвищити швидкість генерації тестових послідовностей і їх повноту на базі використання еволюційних методів.

  Скачати повний текст

Розроблено моделі бази знань та архітектури експертної системи діагностування (ЕСД) цифрових і мікропроцесорних пристроїв. Досліджено модель інформаційного образу та комбіновану функціонально-експертну модель мікропроцесорних пристроїв як об'єктів діагностування. Описано структуру й алгоритми функціонування модулів експертної системи діагностування та методики здобуття знань. На базі моделі інформаційного образу та комбінованої функціонально-експертної моделі наведено стратегії діагностування цифрових і мікропроцесорних пристроїв. Розглянуто програмний комплекс модулів експертної системи діагностування. Запропоновано шляхи підвищення ефективності процесу діагностування за рахунок опрацювання експертних знань щодо об'єктів діагностування. Удосконалено методику самонавчання ЕСД, під час якої сама система в процесі накопичення та опрацювання нею знань експертів-діагностів і статистичної інформації сприяє коригуванню стратегій та алгоритмів діагностування.

  Скачати повний текст

Розроблено та досліджено новий метод діагностування цифрових пристроїв нейромережними засобами, що дозволяє зменшити час на одержання висновку у процесі визначення технічного стану об'єкта діагностування. Запропоновано тришарову прямонаправлену штучну нейронну мережу для керування процесом виконання умовних алгоритмів тестового діагностування та розроблено його апаратно-програмні нейромережні засоби. Наведено математичні моделі, метод, методики та засоби, орієнтовані на автоматизацію та підвищення ефективності тестового комбінованого діагностування цифрових пристроїв з використанням умовних алгоритмів.

  Скачати повний текст

Вирішено науково-технічну задачу підвищення ефективності методів побудови перевіряльних тестів (ППТ) на основі еволюційного підходу. Показано, що постановка задачі ППТ для заданої несправності в схемі з пам'яттю істотно залежить від застосовуваної стратегії спостереження вихідних сигналів; використовується кратна стратегія їх спостереження, яка допомагає підвищити повноту тестів і вимагає більших обчислювальних ресурсів. Розроблено метод побудови вхідних послідовностей, що розрізняють пару станів справної та несправної послідовнісних схем на основі модифікованого генетичного алгоритму (ГА). Описано дворівневий еволюційний алгоритм побудови тестової послідовності, зокрема, ГА першого нижнього рівня будують характеристичні послідовності, які допомагають установлювати в справній та несправній схемах деякі елементи пам'яті у певні стани та розрізняти їх. Зазначено, що ГА другого верхнього рівня під час генерації тестів як структурні блоки використовує вхідні та характеристичні послідовності, побудовані на нижньому рівні ГА, що допомагає більше спрямувати еволюційний пошук і підвищує його ефективність; застосування багатозначних алфавітів моделювання в процесі їх генерації допомагає підвищити ефективність. Розроблено алгоритмічне та програмне забезпечення для генерації тестів, що перевіряють пошкодження цифрових логічних схем, яке допомагає підвищити повноту тестових послідовностей з використанням еволюційних методів.

  Скачати повний текст

Запропоновано новий асерційний метод верифікації та діагностування HDL-коду проектованої цифрової системи. Реалізовано новий метод убудованого діагностування апаратних модулів цифрової системи на кристалі, впроваджено у технологічний процес проектування новий метод аналізу тестопридатності системного HDL-коду та RTL-моделі цифрової структури на кристалі. Проведено імплентацію в маршрут проектування удосконаленої інфраструктури верифікації та діагностування системних HDL-моделей цифрових проектів. Реалізовано удосконалену інфраструктуру убудованого діагностування та ремонту цифрових систем на кристалах, інструктивно оформлено у вигляді нової організаційної інфрастуктури модель процесу проектування, верифікації та діагностування цифрових систем на кристалах.

  Скачати повний текст

Розроблено метод виявлення динамічних несправностей цифрових та мікропроцесорних пристроїв з компонентами, побудованими за КМДН-технологією, зокрема програмно-апаратних виявлень. Описано математичні моделі, метод, методики та засоби, орієнтовані на автоматизацію і підвищення достовірності та ефективності процедур тестового комбінованого діагностування виявлення динамічних несправностей цифрових та мікропроцесорних пристроїв з компонентами, побудованими за КМДН-технологією.

  Скачати повний текст

Уперше вдосконалено моделі об'єктів діагностування, що для мікропроцесорних компонентів представлені в теоретико-множинному вигляді, а для запам'ятовуючих пристроїв, які містять несправності - у формі спрямованих графів, що відображають стани комірок пам'яті. Розроблено нові моделі пристроїв діагностування цифрових систем, що конфігуруються на кристалі, мікросхем і модулів пам'яті, що забезпечують декомпозицію тестових векторів на рівнобіжні компоненти та відображення цих компонентів у просторі та часі на архітектуру мультипроцесорних систем. Наведено метод оцінки властивостей тестів діагностування запам'ятовуючих пристроїв, заснований на перетвореннях матриць суміжності графів станів мікросхем з константними несправностями та графів станів запам'ятовуючих комірок, що створюються у процесі виконання тестів. Уперше запропоновано метод об'єднання тестових векторів, що формуються алгоритмічним генератором і програмно-керованим формувачем детермінованих тестів з використанням апаратно-мікропрограмного способу ідентифікації координат векторів і фізичних контактів пристроїв, що діагностуються. Винайдено метод перетворень матриць інциденцій графів адресних переходів, який дає змогу розпаралелити мікрооперації, що виконуються окремими операційними процесорами пристрою діагностування. Удосконалено метод побудови контурів Ейлера. Розроблено метод автоматизованого формування програм тестів для мікросхем пам'яті заданої ємності шляхом заміни змінних, які мають функціональну залежність від ємності виробу, що діагностується. Наведено метод підвищення швидкодії пристроїв тестового діагностування (ПТД) та зниження споживаної потужності в режимі підготування програм тестів. Створено концепцію побудови ПТД виробів напівпровідникової пам'яті, які містять взаємодіючі керуючий та операційні процесори, що дає змогу підвищити частоту діагностування в k разів, де k - коефіцієнт розпаралелювання операцій.

  Скачати повний текст

Розроблено методи й алгоритми формування компопідходу стосовно систем цифрових об'єктів на основі композиційно-декомвозиційного підходу стосовно систем покомпонентного тестового пошуку несправностей. Для формалізації процесу формування підмножин компонентів, що ефективно покривають вихідну множину елементів об'єктів досліджень, використовується апарат теорії графів, а також мережі моделі. Одержано основні числові характеристики та розроблено методику моделювання компонентних структур. Запропоновано методи й алгоритми швидкого тестування цифрових пристроїв на базі формування штучних фрагментів схем: паралельних, послідовних структур, а також фрагментів, які генерують сигнали. Це досягається завдяки введенню у схеми цифрових об'єктів додаткових тимчасових каналів передачі тестових сигналів тільки на період проведення тестових експериментів. Розроблено методику коригування програм тестування компонентів з урахуванням структурних особливостей їх комутації, а також теплофізичних характеристик реалізації векторів тестових сигналів у внутрішні вузли об'єктів досліджень.

  Скачати повний текст

Розроблено методи та засоби формування послідовності керованих псевдовипадкових двійкових сигналів і векторів. Створено методи та відповідні апаратурні засоби формування послідовностей псевдовипадкових наборів із заданою вагою. Визначено критерії, що забезпечують на етапі проектування необхідні значення основних параметрів формувачів послідовностей з одночасним керуванням за двома залежними параметрами (імовірності переключення та появи одиничного сигналу). Розроблено систему критеріїв оцінки показників якості імовірнісних послідовностей, що генеруються, на базі яких створено методики моделювання генерувальних структур. Встановлено вимоги щодо функціонального призначення основних програмних модулів системи моделювання спеціалізованих структурних засобів генерації керованих псевдовипадкових послідовностей.

  Скачати повний текст

Розглянуто методи синтезу тестів для цифрових синхронних схем з пам'яттю. Запропоновано методи, що використовують структурну декомпозицію об'єкта тестування, символьний аналіз фрагментів схеми, а також апаратну підтримку процесу синтезу тестів і моделювання несправностей. Розв'язано задачу ефективного використання апаратного прискорення еволюційного пошуку тестових послідовностей. Запропоновано алгебру, яка описує керованість сигналів у цифровій схемі з пам'яттю й алгоритм оцінювання довжини тестових послідовностей. Одержано нові цільові функції для розв'язання задачі синтезу тестів з використанням еволюційних методів, що мають властивості ін'єктивності й унімодальності та є апаратно реалізованими. Розроблено архітектуру апаратного засобу для розв'язання задачі синтезу тесту на базі спільної апаратної реалізації пошукового алгоритму та підсистеми моделювання несправностей. Використання запропонованих методів і алгоритмів дозволяє значно збільшити швидкодію систем синтезу тестів для цифрових синхронних схем і ефективно розв'язати задачу зовнішнього діагностування, що виникає за умов виробництва цифрової електронної техніки та її експлуатаційного обслуговування.

  Скачати повний текст

Вирішено актуальну науково-технічну задачу - підвищення ефективності тестування цифрових систем. За результатами дослідження виявлено недоліки та складності застосування відомих методів. Запропоновано новий підхід до тестування цифрових пристроїв та систем, що дозволяє відмовитись під попереднього складання словників несправностей. Удосконалено процедури тестування цифрових простроїв і систем завдяки врахуванню ступеня підозрюваності компонентів тестованої системи. Удосконалено процедури тестування даних систем шляхом врахування ступеня підозрюваності компонентів тестованої системи. Розроблено метод двоетапного безсловникового тестування, що дозволив підвищити ефективність цифрових систем, цей метод передбачає відмову від попередньої побудови словників несправностей. Як приклад релізації запропонованих методів розроблено програмне забезпечення, що дозволяє здійснювати безсловникове тестування цифрових систем.

  Скачати повний текст

Запропоновано матричний метод діагностування дефектів функціональностей у SoC, який передбачає використання диз'юнктивної нормальної форми таблиці покриття несправностей і дозволяє одержувати повні та мінімальні сполучення кратних несправностей з застосуванням процедур мультизондування. Вдосконалено функціональну FLP-модель цифрового пристрою, який відрізняється від існуючих організацією структур даних на базі пулу списків несправностей для виконання теоретико-множинних операцій за умов дедуктивного аналізу дефектів і дає змогу у 3 - 4 раза підвищити швидкодію процесів моделювання для реалізації вбудованого діагностування несправностей IP-модулів. Удосконалено матричну модель відновлення працездатності пам'яті SoC, яка дозволяє здійснювати вбудоване діагностування дефектних комірок з їх наступною заміною шляхом перепрограмування адресації матриці пам'яті без застосування зовнішніх сервісних засобів, що дозволяє суттєво підвищити вихід придатної продукції. Вдосконалено модель інфраструктури сервісного діагностичного обслуговування функціональних блоків SoC, яка передбачає використання вбудованих засобів тестування та межового сканування, що дозволяє підвищити якість проектованого виробу та забезпечити діагностування IP-модулів у реальному масштабі часу.

  Скачати повний текст

Вперше запропоновано аналітичну модель верифікації HDL-коду, яка характеризується використанням динамічних регістрових черг у разі аналізу темпоральних асерцій в процесі моделювання тестів цифрових систем на кристалах, що забезпечує збільшення швидкодії моделювання та глибини діагностування помилок коду. Вперше надано модель інтерпретації лінійної темпоральної логіки з використанням режиму глобального часу, яка характеризується наявністю складних семантичних операторів, що дозволяє розширити функціональні можливості динамічної верифікації до підмножини операторів рівня формальних методів. Встановлено методи аналізу механізму асерцій з використанням предикторних зв'язків і зворотного повідомлення, направлені на зменшення кількості транспортовуваних подій, які характеризуються додатковими структурними зв'язками та лініями спостереження, що дозволяє підвищити швидкодію моделювання та зменшити час верифікації проекту. Вдосконалено модель взаємодії даних регістрового рівня та побудовані на ній процес-моделі обробки послідовностей подій та функцій-черг, які відрізняються константною обчислювальною складністю завдяки непрямій інтерпретації індексів і використанню контейнера подій, що забезпечує зменшення структурної складності програмної реалізації моделі динамічних регістрових черг. Запропоновано модель процесу верифікації та діагностування проектованого виробу, яка відрізняється введенням в код програмної надлишковості у вигляді асерцій й апаратною підтримкою моделювання, що дозволяє можливість істотно зменшити загальний час проектування цифрових систем на кристалах.

  Скачати повний текст

Розроблено структурно-функціональні псевдокомбінаційні моделі й алгоритми детермінованої генерації тестів цифрових систем з метою зменшення часу їх верифікації на стадії автоматизованого проектування під час використання середовища Active-HDL. Модифіковано синхронну модель цифрового примітива для опису тригерних схем кубічними покриттями в однотактному алфавіті, що дає можливість будувати детерміновані тестові впливи. Удосконалено алгоритми та процедури генерації тестів перевірки несправностей методом активізації одномірних шляхів для комбінаційних і послідовнісних схем, описаних булевими рівняннями, на основі застосування прямої та зворотної імплікацій. Запропоновано лінійну модель процесу побудови тестів перевірки несправностей для функціональних схем, заданих кубічними покриттями, що дозволяє одержувати вхідні впливи, які перевіряють одиничні константні несправності істотних вхідних і вихідних ліній цифрової схеми. Значну увагу приділено стратегії застосування детермінованого й алгоритмічних генераторів для цифрових систем великої розмірності на основі його декомпозиції, що дають можливість зменшувати час побудови тестів наперед заданої якості. Створено програми генерації тестів, які дозволяють в автоматичному режимі будувати тести перевірки константних несправностей та оцінювати їх якість для цифрових проектів, заданих у вигляді булевих рівнянь мовою опису апаратури VHDL.

  Скачати повний текст

Запропоновано нову модель мультипроцесорної системи аналізу якості тестів, яка дозволяє виконувати розпаралелювання та часткової конвеєризації обробки примітивів проектованого цифрового виробу, що дає змогу у десятки разів зменшити тривалість циклу моделювання несправностей проектованого пристрою. Удосконалено структурно-функціональні моделі секвенсерів (процесора) для розв'язання задач дедуктивно-паралельного моделювання несправностей з метою обробки дедуктивних примітивів регистрового та вентильного рівня. Наведені моделі дозволяють у сотні разів підвищити швидкодію аналізу дедуктивних компонентів проекту у порівнянні з програмною реалізацією методу.

  Скачати повний текст

  Скачати повний текст

Дисертацію присвячено питанням підвищення ефективності та достовірності тестового комбінованого діагностування цифрових мікропроцесорних пристроїв з пошуком несправностей статичного та динамічного типів шляхом розробки методик та алгоритмів оптимізації послідовностей тест-векторів, призначених для реалізації умовних алгоритмів діагностування на апаратному рівні. Розроблено математичну модель для оптимізації послідовностей тест-векторів, методики та алгоритми підготовки вихідних даних, а також методики та алгоритми оптимізації послідовностей тест-векторів в процесі тестового комбінованого діагностування цифрових мікропроцесорних пристроїв з урахуванням особливостей прояву несправностей динамічного типу. Розроблено спосіб реалізації умовних алгоритмів діагностування цифрових мікропроцесорних пристроїв на апаратному рівні. Наведені результати використання розроблених алгоритмів та технічних засобів.

  Скачати повний текст