Розробляється новий підхід до проектування швидкодіючих арифметичних пристроїв (АП), що грунтується на використанні властивості симетрії вхідних інформаційних сигналів, який забезпечує підвищення швидкодії АП, усунення апаратного надлишку АП за рахунок застосування специфіки їх операцій, спрощення та одноманітність процесу проектування і можливість формалізації та автоматизації деяких його етапів. Запропоновано методи функціонально-логічного проектування швидкодіючих багатооперандних суматорів та помножувачів, що грунтуються на використанні симетричних булевих функцій з частковою симетрією для опису функціонування АП.

  Скачати повний текст