Тема дисертації пов’язана з автоматизацією проєктування обчислювальних засобів на базі інтегральних схем надвисокої інтеграції (НВІС) та програмовних логічних інтегральних схем (ПЛІС). В даний час складність проєктів обчислювальних систем для НВІС та ПЛІС досягла десятків мільйонів вентилів. Причому досі вирішальну роль грає технологія, основана на описі проєктів на рівні регістрових передач, продуктивність якої є обмеженою. Розвивається галузь високорівневого синтезу, який ґрунтується на трансляції опису алгоритму в опис на рівні регістрових передач і на порядок прискорює проєктування. Але в наявних засобах такого синтезу необхідно вручну задавати паралелізм алгоритму та особливості відображення в опис обчислювальної системи на рівні регістрових передач, яка часто одержує надмірні апаратні витрати чи продуктивність, що не відповідає заданій. Невідповідність ефективності наявних засобів високорівневого синтезу складності та продуктивності обчислювальних систем, що проєктуються, представляє актуальну технічну проблему. Обчислювальні системи для цифрової обробки сигналів (ЦОС) є такими системами, які вимагають для своєї реалізації проєктування НВІС та ПЛІС найбільшої складності і для них ця проблема стає актуальнішою.Об’єктом дослідження є процес розроблення високопродуктивних паралельних обчислювальних засобів. Предметом дослідження є методи та засоби проєктування спеціалізованих обчислювальних систем конвеєрного типу для ЦОС на базі ПЛІС. Метою дисертації є підвищення ефективності проєктування конвеєрних обчислювальних систем на основі ПЛІС на базі запропонованого методу проєктування спеціалізованих конвеєрних структур на основі генетичного програмування, який дає змогу прискорити проєктування конвеєрних обчислювальних систем і підвищити відношення продуктивність — апаратні витрати завдяки формалізації проєктування і новим алгоритмам пошуку апаратних рішень із мінімізованими апаратними витратами при заданому періоді обчислень.Наукова новизна роботи. Вперше запропоновано метод проєктування спеціалізованих конвеєрних структур на основі генетичного програмування, який відрізняється тим, що алгоритм ЦОС, який відображається в структуру, задається просторовим ГСПД, задача мінімізації апаратних витрат вирішується із заданими часовими обмеженнями за допомогою еволюційного підходу, який ґрунтується на поданні хромосоми як закодованого ГСПД та відповідних функціях її зміни, а також двохетапному алгоритмі оптимізації. Запропонований метод дає змогу формалізовано вирішувати задачу синтезу обчислювальних систем для ЦОС і завдяки регулюванню ступеня розпаралелювання алгоритму та мінімізації апаратних витрат одержані структури мають високе співвідношення продуктивність — вартість.Вперше запропоновано спосіб проєктування рекурсивних фільтрів на ПЛІС, який відрізняється тим, що завдяки застосуванню методу відображення просторового ГСПД, використання схем без блоків множення, а також пошуку коефіцієнтів фільтра методом модельованого відпалювання та застосування мови VHDL (VHSIC (very high speed integrated circuits) hardware description language), забезпечується одержання фільтрів з мінімізованими апаратними витратами та високою тактовою частотою.Практична цінність результатів дисертаційної роботи полягає в тому, що використання нового методу проєктування обчислювальних систем забезпечує зниження трудомісткості і скорочення термінів одержання множини альтернативних оптимізованих структурних рішень, мінімізація використання обчислювальних ресурсів, зокрема пам’яті обчислювальних систем, розроблення високоефективних конвеєрних обчислювальних систем обробки сигналів із мінімізованими апаратними витратами за заданих пропускної спроможності й порядку подання даних у вхідному та вихідному потоках даних.Розроблено програмний застосунок SDFCAD (synchronous data flow computer-aided design), у якому впроваджений запропонований метод. Цей застосунок дає змогу проєктувальнику описувати за допомогою ГСПД алгоритм ЦОС, моделювати алгоритм з різними степенями паралелізму, забезпечує автоматизований синтез обчислювальної системи із заданими властивостями, яка придатна для подальшої компіляції та конфігурування в ПЛІС довільної серії, а також впровадження в замовлену НВІС. Розроблені з використанням нового методу проєкти обчислювальних систем, такі як процесор дискретного косинусного перетворення, процесор для швидкого перетворення Фур’є, рекурсивні фільтри, модулі обчислення синусоїдальних функцій у ПЛІС, є налаштовуваними обчислювальними модулями, які описані на VHDL, мають високе відношення продуктивність — апаратні витрати та можуть бути впроваджені в нових розробках із мінімальними додатковими часовими і фінансовими витратами. Запропонований спосіб проєктування рекурсивних цифрових фільтрів впроваджено у вебзастосунку, який може бути вільно використаний у практиці проєктування пристроїв ЦОС.^UThe topic of the dissertation is related to the computer-aided design of very large scale integration (VLSI) application specific integral circuits (ASICs) and field programmable gate arrays (FPGAs). Currently, the complexity of the processing systems in ASIC and FPGA has reached tens of millions of gates. And still, the design technology based on the register transfer level (RTL) description of projects plays the main role. But its productivity is limited. The field of high-level synthesis (HLS) is spreading. It is based on the translation of the algorithm description into the RTL description and speeds up the design by an order of magnitude. However, in the existing HLS tools, it is necessary to control manually the algorithm parallelism and the constraints of mapping the processing system structure to the RTL-description. Such a synthesis often leads to excessive hardware costs or performance that does not meet the limitations.The discrepancy between the inefficiency of the existing HLS tools and needed hardware volume and performance of the designed system is an urgent technical problem. The digital signal processing (DSP) system is a system that requires the most complex implementation in ASIC and FPGA, and this technical problem becomes even more relevant now.The object of the research is the design of the high-performance parallel processors. The subject of the research are the methods and tools for the design of the application-specific pipelined DSP processors based on FPGA.The goal of the dissertation is to increase the efficiency of mapping DSP algorithms into parallel computational systems based on FPGA. The efficiency is increased by the proposed application-specific pipelined structures design method based on the genetic programming. This method helps to accelerate the design of a pipelined processing system and to improve its quality through formalization and automation of the design, and use of new hardware optimization algorithms.The scientific novelty of the work. A method for application-specific pipelined structures design based on the genetic programming is proposed. The method differs in that the DSP algorithm, which is mapped into a structure, is given by a spatial SDF, the hardware minimization problem is solved with the given time constraints using an evolutionary approach based on the representation of a chromosome as an encoded SDF and the corresponding functions of its change, as well as a two-stage optimization algorithm.A method of the IIR filter design based on FPGA is proposed. The method differs in that the use of the spatial SDF mapping method, and the multiplier-free circuits, as well as the filter coefficient search using the simulating annealing method, and the use of VHDL language provide the deriving of the filters with minimal hardware costs and high throughput.The practical value of the dissertation results is that the use of a new method of the processing system design provides a reduction of both complexity and time of obtaining a variety of alternative optimized structural solutions. It improves the resource utilization effectiveness and processing system memory volume, provides the development of highly pipelined DSP processing systems with minimized hardware costs for a given bandwidth. Besides, it provides the natural order of data in input and output data streams.The developed SDFCAD software framework implements the proposed method. This application allows the designer to describe the DSP algorithm using the SDF model providing the different degrees of parallelism, automated synthesis of processing systems with specified properties. The resulting processing system description is suitable for further compilation and configuration in FPGA of any series, as well as for implementation in ASIC.Newly developed processing system projects, such as DCT processor, FFT processor, recursive filters, sine wave generating modules configured in FPGA, are customizable IP cores that are described in VHDL and have a high performance- hardware cost ratio. They can be built in the new projects with minimal additional time and financial costs. The proposed method of designing the recursive digital filters is implemented in a Web application that can be freely used in the practice of designing the DSP devices.