Уперше вдосконалено моделі об'єктів діагностування, що для мікропроцесорних компонентів представлені в теоретико-множинному вигляді, а для запам'ятовуючих пристроїв, які містять несправності - у формі спрямованих графів, що відображають стани комірок пам'яті. Розроблено нові моделі пристроїв діагностування цифрових систем, що конфігуруються на кристалі, мікросхем і модулів пам'яті, що забезпечують декомпозицію тестових векторів на рівнобіжні компоненти та відображення цих компонентів у просторі та часі на архітектуру мультипроцесорних систем. Наведено метод оцінки властивостей тестів діагностування запам'ятовуючих пристроїв, заснований на перетвореннях матриць суміжності графів станів мікросхем з константними несправностями та графів станів запам'ятовуючих комірок, що створюються у процесі виконання тестів. Уперше запропоновано метод об'єднання тестових векторів, що формуються алгоритмічним генератором і програмно-керованим формувачем детермінованих тестів з використанням апаратно-мікропрограмного способу ідентифікації координат векторів і фізичних контактів пристроїв, що діагностуються. Винайдено метод перетворень матриць інциденцій графів адресних переходів, який дає змогу розпаралелити мікрооперації, що виконуються окремими операційними процесорами пристрою діагностування. Удосконалено метод побудови контурів Ейлера. Розроблено метод автоматизованого формування програм тестів для мікросхем пам'яті заданої ємності шляхом заміни змінних, які мають функціональну залежність від ємності виробу, що діагностується. Наведено метод підвищення швидкодії пристроїв тестового діагностування (ПТД) та зниження споживаної потужності в режимі підготування програм тестів. Створено концепцію побудови ПТД виробів напівпровідникової пам'яті, які містять взаємодіючі керуючий та операційні процесори, що дає змогу підвищити частоту діагностування в k разів, де k - коефіцієнт розпаралелювання операцій.

  Скачати повний текст