Розроблено математичну модель запам'ятовуючого пристрою та засобу діагностування у вигляді модернізованої машини Т'юрінга, що дозволяє скоротити трудомісткість синтезу програм тестів. Розроблено алгоритм і програму оптимізованої послідовності тестів для виконання діагностування пристроїв напівпровідникової пам'яті під час відомих апріорних даних про властивості діагностичних тестів, що дозволить скоротити тривалість діагностування. Розроблено метод вибору тестів за допомогою нечітких правил за алгоритмом Сугено, що дозволить скоротити трудомісткість діагностування запам'ятовуючих пристроїв за рахунок використання досвіду фахівців з технічної діагностики.

Приведен метод средневзвешенных оценок диагностических свойств тестов и средство выбора оптимизированного набора тестов, обеспечивающих эффективное тестовое диагностирование запоминающих устройств, что повысит надежность микросхем и модулей памяти на этапе изготовления, а также коэффициент готовности запоминающих устройств на этапе эксплуатации за счет сокращения времени локализации и устранения неисправностей. Для практического применения данного метода использован алгоритм сортировки "пузырьком" средневзвешенных оценок диагностических свойств тестов и разработана программа Optimal-Test, обеспечивающая выбор оптимизированной последовательности тестов, что позволяет увеличить показатель эксплуатационной эффективности системы диагностирования.

Розроблено моделі та методи пошуку помилок проектування в описах цифрових пристроїв, поданих мовами опису апаратури, для суттєвого зменшення витрат за автоматизованого проектування. Вперше запропоновано метод зворотного простежування для графової моделі HDL-коду (Hardware Description Language), що дозволяє значно підвищити глибину пошуку помилок проектування за неповної специфікації на проектований пристрій. Удосконалено графову модель HDL-коду та моделі помилок проектування, що дозволяє розширити клас помилок проектування, які виявляються. Модифіковано структурний метод пошуку помилок проектування на основі граф-моделей з використанням матриць досяжності та векторів експериментальних перевірок, що дозволяє зменшити область підозрюваних помилок проектування та скоротити час пошуку помилок проектування в HDL-моделях. Набув подальшого розвитку метод пошуку помилок проектування на основі словників несправностей з використанням таблиць функцій несправностей і шляхом модифікації середовища верифікації HDL-моделей TestBench, що дозволяє зменшити довжину діагностичного експерименту у процесі пошуку помилок проектування у неструктурованому HDL-коді. Удосконалено метод пошуку помилок проектування в HDL-моделях скінченних автоматів, специфікація на які задана у вигляді графа переходів автомата, який дозволяє локалізувати помилки проектування до конкретних умовних операторів у HDL-коді.