Пошуковий запит: (<.>U=З970.221-048$<.>) |
Загальна кількість знайдених документів : 8
Представлено документи з 1 до 8
|
|
| | |
|
1. |
Косовец Н. А. К системному проектированию встроенного отказоустойчивого мультипроцессора реального времени с варьируемым соотношением производительности и достоверности при дефиците ресурсов надежности / Н. А. Косовец, Л. Н. Косовец // Искусств. интеллект. - 2004. - № 4. - С. 27-33. - Библиогр.: 5 назв. - рус.Розглянуто проблему надійності вбудованого мультипроцесора реального масштабу часу. Введено поняття ресурсу взагалі й абстрактного ресурсу надійності зокрема. Показано можливість варіювання співвідношення продуктивності та достовірності відмовостійкого мультипроцесора реального часу у разі дефіциту ресурсів надійності на системному рівні засобами операційної системи, за умов динамічної зміни архітектурного обрису системи зі структурним надлишком. Індекс рубрикатора НБУВ: З970.221-048
Рубрики:
Шифр НБУВ: Ж15477 Пошук видання у каталогах НБУВ
|
|
| | |
|
2. |
Сластен Л. М. Процедура отображения графа решения задачи на процессоры многопроцессорной вычислительной системы / Л. М. Сластен // Искусств. интеллект. - 2004. - № 4. - С. 59-67. - Библиогр.: 3 назв. - рус.Розглянуто особливості алгоритму розміщення вершин у процесорах багатопроцесорної обчислювальної системи (БОС), а також особливості формування трас для інформаційних каналів між секціями БОС з довільною архітектурою. Індекс рубрикатора НБУВ: З970.221-048
Рубрики:
Шифр НБУВ: Ж15477 Пошук видання у каталогах НБУВ
|
|
| | |
|
3. |
Косовец Н. А. Концепция создания архитектуры отказоустойчивого IBmD-кластерного мультипроцессора реального времени со скоростным радиоканалом обмена для обработки многомерных сигналов / Н. А. Косовец, Л. Н. Косовец // Искусств. интеллект. - 2006. - № 3. - С. 148-160. - Библиогр.: 7 назв. - рус. Індекс рубрикатора НБУВ: З970.221-048
Рубрики:
Шифр НБУВ: Ж15477 Пошук видання у каталогах НБУВ
|
|
| | |
|
4. |
Юрченко Ю. Б. Синхронизация каналов SIFT-HIFT структур бортовых вычислительных систем при отладке программно-аппаратного взаимодействия / Ю. Б. Юрченко // Радіоелектрон. і комп'ют. системи. - 2007. - № 6. - С. 63-67. - Библиогр.: 8 назв. - рус.Исследовано применение высокопроизводительных процессоров с автоматом независимого кэш в структуре вычислительного комплекса управляющей системы жесткого регламента времени. Проанализированы причины увеличения времен асинхронизма выдачи управляющих команд при применении более высокопроизводительных процессоров нового поколения. Сформулирована задача взаимодействия системы с технологической аппаратурой и аппаратурой смежных систем. Індекс рубрикатора НБУВ: З970.221-048
Рубрики:
Шифр НБУВ: Ж24450 Пошук видання у каталогах НБУВ
|
|
| | |
|
5. |
Николайчук Я. М. Теорія цифрових перетворень мультибазисного супершвидкодіючого процесора / Я. М. Николайчук // Искусств. интеллект. - 2008. - № 4. - С. 387-394. - Бібліогр.: 3 назв. - укp.Викладено теоретичні основи систем числення та цифрових перетворень у різних теоретико-числових базисах. Розроблено структуру супершвидкодіючих мультибазисних процесорів. Індекс рубрикатора НБУВ: З970.221-048
Рубрики:
Шифр НБУВ: Ж15477 Пошук видання у каталогах НБУВ
|
|
| | |
|
6. |
Ivanov D. E. Parallel fault simulation on multi-core processors / D. E. Ivanov // Радіоелектрон. і комп'ют. системи. - 2009. - № 6. - С. 109-112. - Библиогр.: 10 назв. - англ.In this paper we propose a fault simulation algorithm that utilizes all cores in multi-core processors. We adapt for multi-core workstation our early proposed distributed fault simulation algorithm. Proposed algorithm uses multi thread execution. The algorithm is based on the well-known "master-slave" approach in which one thread is nominated as a master and controls the calculation on all the other cores of processor. To maximize utilization of the cores a scheme with static fault list partitioning is used. The speed-up coefficient of the simulation time obtained during machine experiments is up to 3,44 times on the quad core system. Індекс рубрикатора НБУВ: З970.221-048
Рубрики:
Шифр НБУВ: Ж24450 Пошук видання у каталогах НБУВ
|
|
| | |
|
7. |
Процай Н. Т. Минимизация длины топологических путей прохождения сигналов по матрице процессоров при размещении системы булевых уравнений в Programmable Unlimited Systems / Н. Т. Процай // Наука і техніка Повітр. сил Збройн. сил України. - 2015. - № 1. - С. 157-161. - Библиогр.: 7 назв. - рус.Предложен метод решения задачи минимизация общей длины топологических путей прохождения сигналов по матрице процессоров при размещении системы булевых уравнений в Programmable Unlimited Systems, в целях максимального использования параллельного и конвейерного режимов работы мультипроцессора для получения решения за минимально возможное время. Приведены топологическая и математическая модели структуры процессора. Проанализированы достоинства и недостатки метода. Очерчены перспективы дальнейших исследований в данном направлении. Індекс рубрикатора НБУВ: З970.221-048
Рубрики:
Шифр НБУВ: Ж100320 Пошук видання у каталогах НБУВ
|
|
| | |
|
8. |
Яскевич В. А. Математические модели взаимодействия мультиядерных микропроцессоров с памятью / В. А. Яскевич // Системи упр., навігації та зв'язку. - 2013. - Вип. 4. - С. 148-155. - Библиогр.: 5 назв. - рус.Предложена вероятностная модель взаимодействия многоядерного микропроцессора с памятью на основе использования теории систем массового обслуживания (СМО), позволяющая определить основные числовые характеристики системы. Індекс рубрикатора НБУВ: З970.221-048
Рубрики:
Шифр НБУВ: Ж73223 Пошук видання у каталогах НБУВ
|