Рассмотрены основные принципы проектирования цифровых устройств и систем (ЦУС), организации и функционирования систем автоматизированного проектирования (САПР). Изложены основы языка VHDL, особенности его использования при проектировании ЦУС на современной элементной базе. Описаны распространенные САПР, приведен пример разработки цифрового контроллера.

Освещены вопросы создания проектов печатных плат с помощью прикладной программы класса EDA PCBoards, входящей в программный пакет сквозного проектирования электронных устройств Design Lab 8.0. Рассмотрены структура, особенности функционирования и операционная система (команды меню) PCBoards. Охарактеризованы слои печатной платы и ее основные компоненты, а также их атрибуты. Описаны различные режимы работы PCBoard, в частности редактирование корпусов компонентов и печатных плат. Приведены характеристика интерфейса PCBoards и автотрассировщика Specctra 7.03 и методика создания технической и отчетной документации. Разработано примерное содержание лабораторных работ при изучении программы PCBoards.

Викладено методологію створення об'єктно-орієнтованих програмних систем за допомогою мови UML. Розглянуто методику моделювання складних неформалізованих систем на базі моделі підвищеної чутливості Ф.Фестера, що використовує методи нечіткої логіки. Описано архітектуру підсистеми моделювання технологічних операцій виготовлення ІС з залученням методу Монте - Карло та основних математичних моделей. За результатами експериментальних досліджень рідинного та плазмохімічного травлення висвітлено моделі ізотропного та анізотропного травлення функціональних шарів під час формування субмікронних структур великих інтегральних схем.

Изложена методология создания объектно-ориентированных программных систем с помощью языка UML. Рассмотрена методика моделирования сложных неформализированных систем на основании модели повышенной чувствительности Ф.Фестера, и методов нечеткой логики. Описана архитектура подсистемы моделирования технологических операций изготовления ІС, использующая метод Монте-Карло и основные математические модели. На основании результатов экспериментальных исследований жидкостного и плазмохимического травления освещены модели изотропного и анизотропного травления функциональных пластов при формировании субмикронных структур больших интегральных схем.

Детально розглянуто мову VHDL, яка може описати цифрову систему на різних рівнях - поведінковому, потоковому та структурному. Наведено основні характеристики VHDL і визначено можливості описання простих комбінаційних та послідовнісних схем з використанням VHDL. Обговорено шляхи застосування сервісних програм систем автоматизованого проектування для автоматичного синтезу VHDL-описів.

Описан язык Verilog для автоматизации процессов синтеза и моделирования цифровых электронных схем. Рассмотрены основные типы программируемых логических интегральных схем (ПЛИС). Предложена методика разработки электронных устройств на базе ПЛИС, основанной на синтезе поведенческих моделей с применением языков описания оборудования. Приведены примеры проектирования цифровых устройств на основе языка Verilog.

Рассмотрены вопросы проектирования компьютерных устройств с использованием языка HDL, преимуществом которого является более короткое время разработки электронного проекта и более простое сопровождение.

Детально описано основи проектування цифрових пристроїв на програмованих логічних інтегральних схемах фірми ALTERA на базі систем автоматизованого проектування MAX +plus II Baseline з використанням у ній моделей цифрових мікросхем середнього рівня інтеграції 74-х серій. Наведено велику кількість прикладів побудови цифрових пристроїв невисокого рівня інтеграції.

Подробно описаны основы проектирования цифровых приборов на программированных логических интегральных схемах фирмы ALTERA на основе систем автоматизированного проектирования MAX +plus II Baseline с использованием в ней моделей цифровых микросхем среднего уровня интеграции 74-х серий. Приведено большое количество примеров построения цифровых приборов невысокого уровня интеграции.

Наведено основні відомості для вивчення та освоєння комплексів автоматизованого проектування елементів і засобів обчислювальної техніки, методи створення, реалізації й аналізу логічних систем. Описано основні підходи та особливості застосування програмних комплексів автоматизованого проектування та підготовки вихідної документації. Розкрито проблеми проектування цифрових пристроїв на програмованих логічних інтегральних схемах (ПЛІС). Охарактеризовано багатошарові, одно- та двосторонні друковані плати, наведено відомості щодо їх товщини, маркування, розмірів, контактних площадок, екранних шарів.

Приведены основные сведения для изучения и освоения комплексов автоматизированного проектирования элементов и средств вычислительной техники, методы создания, реализации и анализа логических систем. Описаны основные подходы и особенности применения программных комплексов автоматизированного проектирования и подготовки исходящей документации. Раскрыты проблемы проектирования цифровых устройств на программированных логических интегральных схемах (ПЛИС). Охарактеризованы многослойные, одно- и двусторонние печатные платы, приведены данные об их толщине, маркировке, размерах, контактных площадках, экранных слоях.

Изложены основы автоматизированного проектирования цифровых устройств и систем на современной элементной базе с применением специализированных языков. Рассмотрены вопросы организации и функционирования данных устройств и систем, проанализированы особенности использования языка VHDL в процессе проектирования.

Ключ. слова: язык VERILOG, среда Active-HDL, моделирование цифровых устройств, суммирующие устройства чисел с плавающей запятой, выравнивающая разность, временные диаграммы, аппаратные затраты
Індекс рубрикатора НБУВ: З972-02-5-05

Рубрики:

Дискретна обчислювальна техніка

Шифр НБУВ: Ж14479 Пошук видання у каталогах НБУВ 

Висвітлено основи проектування цифрових пристроїв на ПЛІС (Програмовані логічні інтегральні схеми) фірми ALTERA на базі САПР (Системи автоматизованого проектування) MAX+plus II та Quartus з використанням високорівневої мови опису апаратури (Hardware Description Language - HDL) - Verilog. Зазначено, що дана мова є міжнародним стандартом і використовується системами аналізу (моделювання) та синтезу цифрової апаратури. Наведено значну кількість прикладів опису цифрових пристроїв, зокрема, з реалізації логічних функцій і побудови RISK-мікропроцесора.

Изложены основы проектирования цифровых устройств на ПЛИС (Программированные логические интегральные схемы) фирмы ALTERA на основе САПР (Системы автоматизированного проектирования) MAX+plus II та Quartus з использованием высокоуровневого языка описания аппаратуры (Hardware Description Language - HDL) - Verilog. Отмечено, что данный язык является международным стандартом и используется системами анализа (моделирования) и синтеза цифровой аппаратуры. Приведено значительное количество примеров описания цифровых устройств, в частности, по реализации логических функций и построению RISK-микропроцессора.

Предложен подход к компьютерному проектированию в сети Интернет. Приведено описание аппаратно-программного комплекса GUI (Graphical User Interface)-SUPREM III для организации проектирования и моделирования технологии в микроэлектронике в глобальной сети Интернет. Основой модуля является программный комплекс SUPREM III, предназначенный для моделирования и проектирования технологических операций формирования структурных элементов интегральных микросхем.

An approach for computer design in electronics within Internet has been proposed. The developed software of GUI (Graphical User Interface)-SUPREM III has been described in the paper. It is oriented for carrying out design projects and modeling technology in microelectronics using Internet as the global net.

Рассмотрены возможности диалекта языка VHDL - VHDL-AMS для описания и исследования моделей смешанной физической природы.

Розглянуто можливості діалекту мови VHDL - VHDL-AMS для опису і дослідження моделей змішаної фізичної природи.

The article considers possibilities of a dialect VHDL Ц VHDL-AMS language for modeling of the mixed physical nature objects.

Предложен конфигурируемый компонент на языке VHDL для КИХ и БИХ цифровой фильтрации. Компонент может быть использован как программное IP-ядро в более крупных проектах. Разработана методика верификации RTL модели.

Запропоновано компонент мовою VHDL, що конфігурується, для СІХ та НІХ цифрової фільтрації. Компонент може бути використаний як програмне IP-ядро у більш великих проектах. Розроблено методику верифікації RTL моделі.

A configurable component for FIR and IIR digital filtering in VHDL is represented. The component can be used as a soft IP-core for larger projects. A method of the RTL model verification is developed.

Освещены методологические основы создания систем управления объектами критического применения (ОКП). Рассмотрены функции программируемых логических интегральных схем (ПЛИС). Описаны модели и методы синтеза безопасних логических автоматов для ПЛИС-контроллеров с параллельной архитектурой, табличный язык описания аппаратуры THDL для программирования ПЛИС. Уделено внимание проблемам создания устройств безопасного формирования выходных управляющих воздействий для ОКП.

Отмечено, что разработка САПР для цифровых устройств является одной из наиболее важных задач на текущий момент. Для улучшения характеристик и эффективности таких систем применяются различные методы искусственного интеллекта. В последнее десятилетие методы, основанные на применении генетических алгоритмов (ГА), эффективно используются для решения этих задач. Обсуждены преимущества и недостатки различных техник решения задачи построения тестов для цифровых последовательностных схем, основанных на ГА, и описан метод, реализованный в системе АСМИД-Е. Описано применение различных подходов, основанных на ГА, на различных этапах проектирования СБИС. Показано, что методы эволюционных вычислений могут успешно конкурировать с более традиционными подходами или быть интегрированными с ними.

Виконано загальний аналіз декомпозиційних формул з метою виділення певних їх параметрів, що можуть бути підставою для класифікації. Розглянуто сучасний стан класифікації декомпозицій логікових функцій.

Розглянуто метод оптимізації послідовного оператора CASE у поведінкових програмах VHDL, що дозволяє прискорити моделювання шляхом усунення непотрібних частин без зміни моделювальних пристроїв проектування об'єктів VHDL, які існують. Усунення частин моделювання здійснюється шляхом позбавлення чутливості оператора процесу до деяких видів подій, що, у свою чергу, безпосередньо впливає на ефективність подійнісного моделювання VHDL. Наведено експериментальні результати.

Описано методи побудови оптимізувальних компіляторів для VHDL програм, що базуються на перетворенні вихідних тестів і які спрямовані на зменшення числа подій, що роблять процеси VHDL мови активними. Доведено, що трансформації інструкцій IF і CASE процесів мови VHDL з метою мінімізації ефективних подій є коректними. Коректність методів доведено за допомогою інтервальної часової логіки та похідних динамічних моделей для опису семантики мовних конструкцій VHDL.

Рассмотрены особенности языка описания аппаратных средств для программирования структуры преобразователей чисел с плавающей точкой в числа с фиксированной точкой и обратно. Алгоритмы представлены путем поведенческого описания на языке VHDL. Рассмотрены различные конструкции для организации функции сдвига битов регистра и функции доступа к отдельным битам регистра, которые являются базовыми в преобразователях. Верификация преобразователей реализована методом моделирования в системе ModelSim Xilinx Edition - MXE II.