Розглянуто можливість створення кількох (зп кількістю областей ізопланатизу) опорних джерел на базі багатопучкової інтерференції. Розраховано параметри формуючого транспаранта, з урахуванням вимог до характеристик опорного джерела. Наведено результати експериментальних досліджень.

Предложен метод обеспечения сбоеустойчивости микропроцессорных систем на основе контроля правильности выполнения команд передачи управления по информации слова состояния программы.

В связи с широким распространением программируемых логических интегральных схем (ПЛИС, programmable logic devices, PLD), которые способны реконфигурироваться в процессе эксплуатации, возникают новые возможности для построения отказоустойчивых цифровых автоматов. "Внутреннее" резервирование наиболее предпочтительно в программируемых логических устройствах с настройкой связей предложенных функционально-полных толерантных элементов, сохраняющих функциональную полноту при заданной модели отказов и обеспечивающих работоспособность на подмножестве базисов подмножества элементов. Это позволяет восстановить вычислительный процесс при некотором снижении производительности.

С целью обеспечения отказоустойчивости цифровой аппаратуры, построенной на функционально-полных толерантных элементах, сохраняющих универсальность в заданной модели отказов, получены соответствующие тесты.

Изложены результаты разработки алгоритма поиска работоспособных подмножеств множества функционально-полных толерантных элементов, используемых для синтеза отказоустойчивых программируемых логических интегральных схем. "Внутреннее" резервирование наиболее предпочтительно в программируемых логических устройствах с настройкой связей предложенных функционально-полных толерантных элементов, сохраняющих функциональную полноту при заданной модели отказов и обеспечивающих работоспособность на подмножестве базисов подмножества элементов. Алгоритм позволяет определять работоспособные подмножества элементов в случае отказов цифровых схем для последующего проведения реконфигурации с целью обеспечения гарантированного выполнения вычислительного процесса при допустимом снижении производительности.

Індекс рубрикатора НБУВ: З852.3-01

Рубрики:

Напівпровідникові тріоди (кристалічні тріоди, транзистори)

Шифр НБУВ: Ж24450 Пошук видання у каталогах НБУВ 

Індекс рубрикатора НБУВ: Р569.433.2-59 + Р454.68

Рубрики:

Пухлини шлунку і дванадцятипалої кишки

Електрохірургія

Шифр НБУВ: Ж26838 Пошук видання у каталогах НБУВ 

Предложен подход к созданию естественно надежных и безопасных систем, толерантных к отказам (различным негативным воздействиям). Сформулированы основные принципы автоматно-базисного подхода. Подход основан на применении избыточного базиса, позволяющего сохранить все или часть функций систем при отказах. Система представляется автоматной моделью, причем восстановление логического преобразователя осуществляется путем использования предлагаемых функционально-полных толерантных базисов. Приведены примеры реализации функционально-полных толерантных базисов на вентильном уровне.

Представлена возможная схемотехническая реализация таблицы преобразования программируемых логических интегральных схем. Рассмотрена структура классической таблицы преобразования (look up table) программируемых логических интегральных схем и приведен расчет аппаратных затрат, требующихся для ее реализации. Предложена модифицированная схема на основе функционально полных толерантных элементов, которая позволяет существенно снизить затраты. Приведен расчет вероятности безотказной работы для двух вариантов реализаций.

Предложен и проанализирован конфигурируемый логический блок, реализующий логические функции в ДНФ (дизъюнктивной нормальной форме) - ДНФ КЛБ. За основу взят аппаратно реализованный алгоритм программируемой логической матрицы, причем в качестве базисного элемента используется функционально-полный толерантный элемент, что позволяет получить существенный выигрыш в количестве элементов по сравнению с эквивалентным по числу транзисторов базисом 4И-НЕ и тем более, 2И-НЕ. Предложены процедуры парирования отказов с возможным переходом к микропрограммно-аппаратной реализации логики программируемой логической интегральной схемы.

Анализ строго самосинхронных схем (ССС) показал, что для обеспечения отказоустойчивого и достоверного поведения необходимо дополнить архитектуру устройством контроля неисправностей. Устройства контроля в ССС должны эффективно использовать заложенные возможности индикации окончания переходного процесса. Предложены алгоритм индикации неисправностей и модель устройства контроля для строго ССС. Устройство тестируется на эффективность обнаружения однократных константных неисправностей. Разработанная архитектура позволяет использовать дублирование схем при резервировании вместо троирования.

Рассмотрена задача поиска наиболее компактно расположенного множества работоспособных элементов FPGA (field-programmable gate array). Эта задача возникает при реконфигурации схемы после возникновения отказов логических элементов. Компактность множества определена суммарной длиной связей между элементами этого множества. Поскольку структура доступных соединений между логическими элементами может быть сложной и нерегулярной, поставленная задача не имеет точного эффективного алгоритма решения. Построена графовая модель задачи и предложено решение на основе генетического алгоритма. Для подбора оптимальных параметров генетического алгоритма предлагается построение дополнительного уровня метаэволюции.

Задача повышения энергоэффективности и надежности систем управления и вычислительной техники по-прежнему остается одной из важнейших в 21-ом веке. Особенно в области аэрокосмической микроэлектроники, где требуется обеспечить устойчивость к воздействию одиночных эффектов, порождаемых заряженными частицами, и одновременно обеспечить минимальное энергопотребление, так как возможности по ее генерации существенно ограничены. При всем этом производительность остается важным параметрам для разработчиков электронных устройств. Таким образом, получается сложная оптимизационная задача с варьируемыми переменными - надежности, энергоэффективности и производительности, при существующих производственных ограничениях. Цель работы - решение оптимизационной задачи синтеза цифровых устройств, способных работах в широком диапазоне температуры и напряжения при ограничениях по надежности и производительности. Самосинхронные схемы, обеспечивающие стабильную работу по реальным задержкам, в том числе и при ультранизком напряжении питания, зарекомендовали себя как хорошее решение для указанной выше области применения. Для повышения надежности в критических системах часто используется резервирование, например, тройное модульное резервирование, либо коды Хэмминга для схем с памятью. Однако в самосинхронных схемах применение указанных методов затрудняется высокой избыточностью и вносимой задержкой. Кроме того, стандартная модель Маллера не позволяет учитывать влияние на систему одиночных отказов или сбоев, в результате резервирование приводит к нарушению ключевого свойства самосинхронных схем - полумодулярности. В статье развивается предложенный метод резервирования на транзисторном уровне, который в сочетании с уже хорошо известными методами позволяет получить новые эффективные решения. Разработана модель отказоустойчивых самосинхронных схем, позволяющая аналитически подтверждать принадлежность отказоустойчивой схемы к классу самосинхронных. Предложена методика комбинированного резервирования, позволяющая проводить синтез отказоустойчивых самосинхронных схем с оптимизацией по ключевым параметрам. Выводы: проведенное исследование подтвердило, что только комбинированное резервирование обеспечивает достижение оптимума функций в поставленной задаче. В дальнейшем перспективно расширить объект исследования за счет синхронных и гибридных цифровых устройств.