Запропоновано методи аналізу надійності функціонування мереж за результатами моделювання в процесі проектування, а також тестування та діагностики під час випробування та експлуатації.

Розглянуто технології складання та модернізації персонального комп'ютера на основі сучасних комплектуючих виробів, що випускаються провідними фірмами-виробниками. Описано фізичні основи функціонування елементів, вузлів і приладів обчислювальної системи. Проведено порівняльний аналіз номенклатури комплектуючих виробів з позиції швидкодії вартості проектованого комп'ютера. Обгрунтовано рекомендації щодо оптимальної настройки апаратури та інсталяції системного й програмного забезпечення комп'ютера. Удосконалено методи й засоби тестування, моделювання, оптимізації та верифікації програмно-апаратурного комплексу комп'ютерної системи. Запропоновано сучасні технології проектування, складання, налагодження, модернізації, оптимізації, сервісного та діагностичного обслуговування комп'ютерних систем і локальних мереж.

Детально розглянуто мову VHDL, яка може описати цифрову систему на різних рівнях - поведінковому, потоковому та структурному. Наведено основні характеристики VHDL і визначено можливості описання простих комбінаційних та послідовнісних схем з використанням VHDL. Обговорено шляхи застосування сервісних програм систем автоматизованого проектування для автоматичного синтезу VHDL-описів.

Представлены практически ориентированные технологии проектирования цифровых устройств и систем на основе современных комплектующих изделий в виде кристаллов программируемой логики, выпускаемых ведущими фирмами-производителями. Описаны логические и физические основы функционирования элементов, узлов и устройств программируемой логики. Выполнен сравнительный анализ номенклатуры комплектующих изделий с позиции быстродействия-стоимости проектируемого цифрового изделия. Представлены модели, методы и средства описания, ввода, моделирования, синтеза, имплементации, оптимизации и верификации, используемые в программно-аппаратных комплексах автоматизированного проектирования. На основе использования языка VHDL приведены современные технологии проектирования цифровых функциональных блоков, узлов компьютерных систем.

Описано кубічну технологію аналізу цифрових схем для генерації тестів та оцінювання їх якості. Запропоновано кубічний метод обробки несправностей моделі примітива та метод генерації тестів для константних несправностей, який використовує кубічні покриття списків несправностей для створення шляхів активізації.

Запропоновано швидкодійний дедуктивно-паралельний метод зворотнього моделювання несправностей, що використовує процедуру суперпозиції розв'язків, орієнтований на обробку надвеликих цифрових проектів вентильного та реєстрового рівнів опису. Наведено структури даних і програмно-орієнтовані алгоритми для реалізації методу в складі автоматичної системи генерації тестів.

Запропоновано швидкодіючий топологічний метод моделювання несправностей, орієнтований на обробку цифрових проектів вентильного рівня опису. Швидкість програмної реалізації на порядок вище, ніж у методів прямого транспортування списків дефектів.

Предложены методы аппаратного моделирования неисправностей и исправного поведения, основанные на методологии HES и PRUS фирмы Aldec, USA. Предложена структурно-функциональная многозначная аппаратная модель цифрового устройства с шинной организацией линий для многократного повышения быстродействия анализа переходных процессов; представлена аппаратурная реализация троичного метода моделирования исправного поведения HES-MV - Hardware Embedded Simulation based on Multi-Valued alphabet для цифровых проектов вентильного и регистрового уровней описания.

Наведено аналітичний огляд відомих методів порівняльного аналізу здобутих результатів. Запропоновано метод підсумовування рядів у гільбертовому просторі з відтворювальним ядром, що дозволяє аналітично здобувати їх альтернативні зображення. Одержано нові формули для обчислення сум знакозмінних рядів певного типу.

Предложен подход к использованию IEEE стандартов тестирования для диагностирования сложных иерархических программно-технических комплексов (ПТК), относящихся к критическим технологиям. Использованы различные ad-hoc решения тестирования систем на кристаллах. Предложен алгоритм тестирования ПТК на различных уровнях иерархии.

Предложен алгебро-логический метод оптимального восстановления работоспособности памяти, основанный на решении задачи покрытия дефектных ячеек резервными элементами путем использования аппарата булевой алгебры. Метод позволяет автоматически выполнять восстановление работоспособности элементов памяти в процессе функционирования и может иметь аппаратную или программную встроенную реализацию, представляющую собой сервисный модуль исправления дефектов.

Предложена программно-аппаратная реализация дедуктивно-параллельного топологического метода моделирования неисправностей HEDEFS - Hardware Embedded DEductive Fault Simulation, который использует ad hoc технологии анализа сходящихся разветвлений, обратного моделирования дефектов, тестопригодного преобразования схем, ориентированного на обработку цифровых проектов большой размерности вентильного и регистрового уровней описания. Представлены структурные аппаратные решения для реализации метода при оценке качества генерируемых тестов.

Рассмотрена проблема адаптации технологий тестирования цифровых систем для нового конструктивного поколения - System-in-Package (SiP), которое постепенно осваивает рынок электронных технологий. Пакет кристаллов формирует спектр новых задач сервисного обслуживания SiP-функциональностей в реальном масштабе времени, который существенно отличается от процессов встроенного диагностирования компонентов SoC (System on Chip).

Предложен метод покрытия дефектных логических блоков цифровых систем на кристаллах ремонтными клетками путем обхода матрицы логических блоков в целях восстановления работоспособности компонентов программируемой логики. Метод позволяет получать решение в виде квазиоптимального покрытия всех дефектных блоков минимальным числом ремонтных клеток. Предложен выбор одной из двух стратегий обхода строк или столбцов матрицы логических блоков на основании критериев структуризации, определяющих число неисправных блоков, приведенных к фактическому единичному каркасу модифицированной матрицы строк или столбцов.

Рассмотрена проблема адаптации технологий тестирования цифровых систем на кристаллах (System on Chip - SoC) для нового конструктивного поколения цифровых систем - System-in-Package (SiP), позволяющего эффективно и компактно имплементировать в кристаллы сверхсложные специализированные вычислительные и радиочастотные устройства для рынка электронных технологий. Вместе с тем пакет кристаллов формирует спектр новых задач сервисного обслуживания SiP-функциональностей в реальном масштабе времени, которое существенно отличается от процессов встроенного диагностирования SoC. В связи с этим предложен алгебрологический метод диагностирования и восстановления работоспособности функциональных логических блоков FPGA, основанный на использовании таблиц неисправностей и их анализе в реальном масштабе времени.

Представлены языки описания аппараты, регистрового (Verilog) и системного (System Verilog) уровней, ориентированные на верификацию, синтез и имплементацию проектируемых цифровых изделий в современные конструктивные компоненты на кристаллах в виде System on Chip (SoC) и System in Package (SiP). Дан аналитический обзор и проведен сравнительный анализ преимуществ и недостатков HDL-языков для создания компактных и энергосберегающих цифровых систем для рынка электронных технологий. Показаны маршруты решения проблем синтеза, анализа и верификации миниатюрных цифровых систем путем адаптации существующих технологий проектирования и создания новых моделей инфраструктуры языковой поддержки SoC и SiP.

Представлены современные конструктивные элементы для имплементации цифровых систем (ЦС) на кристаллах в виде System on Chip и System in Packade. Проанализированы преимущества пакетирования кристаллов, доставляемых разработчикам аппаратуры, освещены перспективы и привлекательность компактных и энергосберегающих ЦС для рынка электронных технологий. Показано, что решение задач тестирования и верификации компактных и миниатюрных систем возможно только на основе использования IEEE стандартов тестопригодного проектирования, механизмов ассерций, а также средств анализа и синтеза.

Рассмотрены вопросы автоматизированной обработки проектных данных, аппаратного ускорения верификации моделей цифровых устройств и цифровых сигнальных процессоров. Приведены результаты исследования реконфигурируемого сопроцессора на базе программируемой логической интегральной схемы для ускорения вычислений. Проанализированы особенности кода программной системы с помощью средств пошагового инструментирования, а также средства параллельного программирования в современных технологиях разработки программного обеспечения. Представлено описание системы автореферирования текстовой информации. Освещен синтез динамических алгоритмов обучения нейросетевых систем управления.

Індекс рубрикатора НБУВ: З973.5-018

Рубрики:

Асоціативні комп'ютери

Шифр НБУВ: Ж14163 Пошук видання у каталогах НБУВ 

Рассмотрены особенности применения технологии прямого расширения спектра к системе радиочастотной идентификации для решения задач быстродействия, надежности и электромагнитной совместимости.