

УДК 004.312.02

В.Г. Рубанов, Е.Н. Коробкова

Белгородский государственный технологический университет имени В.Г. Шухова, Россия

ПРИЛОЖЕНИЕ МЕТОДА ФУНКЦИОНАЛЬНО-БЛОЧНОЙ ДЕКОМПОЗИЦИИ К СИНТЕЗУ ФОРМИРОВАТЕЛЕЙ ОДИНОЧНЫХ СЕРИЙ ИМПУЛЬСОВ С ПЕРЕСТРАИВАЕМЫМИ ПАРАМЕТРАМИ

Излагаются основные положения метода проектирования цифровых автоматов с перестраиваемыми параметрами, основанного на представлении автомата в виде функционально-блочной декомпозиции нескольких взаимосвязанных отдельных блоков, каждый из которых определяет один из параметров формируемой импульсной последовательности. Проведен синтез формирователя одиночных серий с перестраиваемой длительностью, числом импульсов в серии и фиксированной паузой между импульсами.

Ключевые слова: цифровые автоматы, декомпозиция, логические функции, синтез, минимизация.

Введение

Широкое внедрение цифровой автоматики и вычислительной техники во все сферы человеческой деятельности, развитие концепции встроженных цифровых систем управления как «систем на кристалле» требуют разработки новых и совершенствования существующих схемных разработок, алгоритмических и программных средств, а также методов проектирования конечных цифровых автоматов. Традиционно в классической теории конечных цифровых автоматов рассматриваются задачи минимизации и кодирования внутренних состояний автомата, а также его декомпозиция. Методы решения данных задач различны для различных видов конечных автоматов. Теория конечных автоматов и приложение её к инженерному проектированию конкретных цифровых устройств изложены во многих монографиях, статьях и учебниках, даже простое перечисление которых представляет собой довольно сложную задачу [1, 2].

В настоящее время теория конечных автоматов продолжает развиваться. Это вызвано следующими причинами: расширяется область применения теории автоматов; совершенствуются и появляются новые методы решения традиционных задач; предъявляются новые требования к синтезируемым устройствам (по сложности, быстродействию, потребляемой мощности и др.); предъявляются новые требования к цифровым системам (многоуровневость, конвейерность, реконфигурируемость в реальном времени и др.); схем использование новой элементной базы (PLD и FPGA) и др.

Известные методы проектирования [1, 2] позволяют по заданному алгоритму построить любой конечный автомат. Построение конечного автомата с жёсткой логикой, не вызывает никаких проблем для случая фиксированных параметров выходных сигналов. При проектировании автомата с пере-

страиваемыми параметрами, появляются проблемы, связанные даже не с синтезом схемы автомата, а с нахождением оптимального варианта схемы с минимальным числом межэлементных связей и минимальной сложностью представления функций, определяющих настройку автомата на заданные параметры [3, 4].

В последние годы вновь возрос интерес к логическому синтезу, причём не только на уровне автоматизированного проектирования, но и на более низком - «ручного синтеза». Проблема «ручного синтеза» остаётся актуальной при синтезе цифровых устройств, выполненных на микросхемах малого и среднего уровня интеграции, при разработке библиотек стандартных элементов и узлов с последующим их использованием на более высоком уровне автоматизированного проектирования на основе PLD и FPGA. В связи с этим исследования, направленные на разработку новых элементов и узлов и совершенствование методов проектирования, обеспечивающих улучшение их основных характеристик, а также снижение времени и стоимости разработки, никогда не потеряют своей актуальности.

В работах [3 – 5] детально разработан метод синтеза цифровых автоматов, основанный на представлении логических функций в обобщённой форме, позволивший упростить процедуру синтеза автоматов с перестраиваемыми временными параметрами.

Цель статьи – продолжить исследования, направленные на совершенствование методов синтеза цифровых автоматов с перестраиваемыми параметрами, используемых при построении различных генераторов дискретных интервалов времени, устройств кодирования и декодирования, программируемых интервальных таймеров, устройств управления шаговыми двигателями, устройств управления микропрограммными автоматами с перестраиваемой длительностью микрокоманд, генераторов циклограмм и т.д.

Метод решения

В [6] предложен метод, основанный на представлении проектируемого автомата в виде функционально-блочной композиции нескольких взаимосвязанных отдельных блоков. Предложенное представление проектируемого конечного автомата в виде композиции двух или более типовых блоков, каждый из которых, не зависимо от числа разрядов позволяет трактовать входящие в композицию блоки как простейшие элементы памяти, имеющие два состояния: состояние нуля (если значение во всех разрядах блока равно нулю) и состояние единицы (если хотя бы в одном разряде блока значение равно единице), а проектируемый автомат в целом – как устройство, состоящее из двух (или более) таких элементов. Число блоков равно числу временных параметров формируемой последовательности. Каждый блок представляет собой конечный цифровой циклический автомат. Число состояний блока определяет диапазон значений параметра. Если параметр выходной последовательности фиксированный, то циклический автомат, определяющий этот параметр, с фиксированным числом состояний. Если параметр выходной последовательности перестраиваемый, то в качестве блока, определяющего этот параметр, используется автомат с программируемым числом состояний. Как в первом, а также во втором случае, функциональные блоки могут быть как типовые, а также нетиповые.

В качестве типовых блоков могут быть использованы: любые двоичные, двоично десятичные суммирующие, вычитающие или реверсивные счётчики, пересчётные схемы с любым коэффициентом пересчёта и с любым кодированием состояний; циклические автоматы, выполненные на сдвигающих регистрах (счётчики с унитарным кодированием, счётчики Джонсона, линейные счётчики). Основным условием при выборе блока является **наличие выхода, значение сигнала на котором равно 0 только при нулевом состоянии всех элементов памяти (триггеров)**. Если в выбранном типовом автомате такой выход не предусмотрен, то его не трудно организовать на дополнительно введенном элементе **ИЛИ**, реализующим функцию выхода в виде $F = Q^{n-1} \vee Q^{n-2} \vee \dots \vee Q_1 \vee Q_0$, или элементе **И-НЕ**, реализующим двойственное представление этой функции $F = \overline{Q_{n-1} \overline{Q_{n-2}} \dots \overline{Q_1} \overline{Q_0}}$ (Q_i - сигналы на прямых выходах триггеров данного блока, n – число триггеров).

В качестве нетиповых блоков могут быть использованы любые циклические автоматы с любой последовательностью переходов, но с обязательным наличием отмеченного выхода. Кроме того, как для типовых блоков, а также нетиповых, обязательно наличие входа асинхронной установки нуля. Синтез нетиповых блоков выполняется отдельно. При этом, при проектировании таких блоков необходимо пре-

дусмотреть наличие управляющих входов, обеспечивающих возможность последовательного перехода или хранения.

При воздействии тактовых импульсов в соответствии с алгоритмом функционирования автомата один или несколько блоков могут оставаться в прежнем состоянии (режим хранения), могут перейти в следующее состояние (режим последовательного перехода), могут изменить направление последовательного перехода (реверс), могут перейти в любое состояние из его множества, задаваемое внешним управляющим словом (режим параллельной загрузки), могут перейти в начальное (нулевое) состояние (режим установки нуля). Для обеспечения возможности настройки на некоторые из перечисленных режимов, присущих тому или другому блоку в процессе функционирования, каждый из них должен иметь соответствующие входы, формирование активного сигнала (равного 0 или 1 в зависимости от выбранной схемы) на одном из которых обеспечивает эту настройку.

Проектирование заданного конечного автомата, как и в случае классических методов, начинается с его словесного описания с последующим составлением таблицы переходов и нахождением функций возбуждения. При классических методах проектирования полное число переменных определяется суммой всех разрядов автомата в целом и числа настроечных переменных, следовательно, число наборов таблицы (с учётом неиспользуемых) равно 2^{k+v} , где k – число элементов памяти (триггеров, разрядов) проектируемого автомата в целом, v – число настроечных переменных. В рассматриваемом методе полное число наборов таблицы равно 2^n , n – число блоков, которое не зависит от числа разрядов используемых блоков и от числа настроечных переменных, что существенно уменьшает общее число наборов таблицы переходов, по сравнению с классическим её представлением. В качестве дополнительной иллюстрации к последующей процедуре составления таблицы рекомендуется привести временные диаграммы, демонстрирующие поведение проектируемого автомата для одного или нескольких наборов настроечных переменных, определяющих параметры выходной импульсной последовательности. Поскольку словесное описание поведения автомата не является математически строгим, то прежде чем переходить к таблице переходов строится граф переходов автомата.

Отличительной особенностью метода является то, что граф переходов автомата представляют в виде замкнутых колец, равных числу входящих в композицию блоков, с общей вершиной, соответствующей начальному (нулевому) состоянию каждого блока. При таком представлении каждое последующее состояние S^{r+1} отдельного блока в $(r + 1)$ -м такте

зависит не от конкретного его состояния S^r в рассматриваемом такте, а от состояния всех блоков. Состояние блока характеризуется значением сигнала F_i на его выходе (в частности, на выходе переноса в случае использования вычитающего счётчика), а состояние автомата в целом в $(r + 1)$ -м такте определяется значениями сигналов на выходах всех блоков в r -м такте.

После выбора необходимого числа и типа блоков, определяемых в соответствии с описательным алгоритмом (приведенными эпюрами, графом), составляется таблица переходов и совмещённые с ней таблицы режимов и функций возбуждения (значений управляющих сигналов, обеспечивающих переход из рассматриваемого состояния в следующее) в соответствии с приведенным графом. Таблица переходов содержит $2n$ столбцов (n – число блоков). В первых n столбцах перечислены все комбинации значений сигналов (переменных) на выходах блоков (даже если некоторые комбинации в процессе функционирования автомата не используются) в r -м такте и n столбцов, в которых приведены значений сигналов (переменных) на выходах блоков в $(r + 1)$ -м такте.

Таблица режимов настройки также содержит n столбцов, в каждой строке которых комментируется режим настройки блока на данную комбинацию значений переменных в r -м такте. В соответствии с таблицей режимов настройки заполняется таблица функций возбуждения (управления), которая содержит число столбцов, равное суммарному числу необходимых сигналов, формируемых на управляющих входах используемых блоков ($L, D_0 - D_{n-1}, P, R, U, T$: L – вход разрешения параллельной загрузки; ($D_0 - D_{n-1}$) – входы подачи загружаемых данных; P – вход разрешения режима счёта (последовательного перехода); R – вход установки в нулевое состояние; U – вход управления направлением перехода (реверса); T – вход разрешения перехода триггера в противоположное состояние).

В зависимости от конкретной схемы блока тип и число управляющих входов из перечисленного множества могут быть различными, кроме того, активное значение управляющего сигнала может быть равно нулю или единице. Таблица заполняется в соответствии с приведенным комментарием реакции блоков (режимов настройки) на каждую из комбинаций, при этом следует иметь в виду, что некото-

рым управляющим входам присвоен приоритет, поэтому, если в строке таблицы для какого-то блока проставлено активное значение управляющего сигнала (значение функции возбуждения) на входе, имеющего более высокий приоритет, то для сигналов на остальных входах этого блока, имеющих меньший приоритет, можно проставлять значение 0 или 1 (знак избыточности).

Полученная таким образом таблица позволяет найти необходимые функции возбуждения (управления), определяющие сигналы, подаваемые на управляющие входы каждого блока. При нахождении функций возбуждения неиспользуемые и избыточные комбинации доопределяются значением 0 или 1, исходя из требования минимизации структуры автомата или устранения риска.

Выходной сигнал чаще всего снимается с выхода одного из блоков, или является некоторой функцией сигналов с выходов нескольких блоков.

Проектируемое устройство предназначено для формирования одиночных серий с перестраиваемой длительностью импульсов и перестраиваемым числом их в серии. Длительность импульсов (равная BT , T – период тактирующих импульсов) определяется значением двоичного слова $B = b_{n-1}b_{n-2} \dots b_1b_0$, подаваемого на входы настройки, число импульсов в серии определяется значением двоичного слова $N = n_{r-1}n_{r-2} \dots n_1n_0$, подаваемого на вторую группу входов настройки. Пауза между импульсами, кратная периоду тактовых импульсов, фиксированная. При этом, необходимо иметь в виду, что устройство будет работать надлежащим образом в том случае, если его конструкция гарантирует, что при включении источника питания все блоки его войдут в начальное (нулевое) состояние. Для этого необходимо в каждом блоке предусмотреть наличие входа установки, на котором аналоговой схемой генерируется активное значение сигнала R (Reset). Кроме того, при проектировании необходимо предусмотреть наличие входа запуска (Start), а также обеспечить возврат в начальное состояние по окончании формирования заданной серии. Временные диаграммы (эпюры), иллюстрирующие алгоритм функционирования проектируемого формирователя для варианта формирования одиночной серии, содержащей четыре импульса длительностью, равной $2T$, паузой между импульсами в серии, равной $3T$, приведены на рис. 1.




Рис. 1. Временные диаграммы, иллюстрирующие алгоритм функционирования




Рис. 3. Обобщённый граф переходов формирователя

ному состоянию всех блоков: нижнее кольцо – граф переходов первого блока, определяющего длительность импульсов; среднее кольцо – граф переходов второго блока, определяющего длительность паузы между импульсами; верхнее кольцо – граф переходов третьего блока, определяющего число импульсов в серии (при изображении графа в вершинах записываем содержимое блока, а над стрелкой – значение сигнала на выходе).

Для принятого обозначения сигналов на выходах блоков (выходных переменных) состояние автомата в целом в каждом такте можно определить значением трёхразрядного слова, образуемого значениями переменных на выходах блоков $\bar{P}_4^2 Q_1 \bar{P}_4^1$. При таком представлении каждое последующее состояние автомата S^{r+1} в $(r + 1)$ -м такте зависит от его состояния S^r в рассматриваемом такте. После включения источника питания в течение некоторого промежутка времени, определяемого быстродействием элементной базы, происходит установка всех блоков в начальное (нулевое) состояние и в дальнейшем остаётся неизменным, до тех пор, пока не поступит стартовый импульс. Эта функция возлагается на четвёртый блок (старт-стопное устройство), формирующий активный сигнал на входах асинхронной установки нуля всех функциональных блоков.

Значения сигналов на выходах функциональных блоков $\bar{P}_4^2 = Q_1 = \bar{P}_4^1 = 0$, трактуемые как нулевой набор переменных $\bar{P}_4^2 Q_1 \bar{P}_4^1 = 000$, обеспечивает настройку второго счётчика на режим синхронной параллельной загрузки, а второго блока и первого счётчика – на режим хранения. Но до тех пор, пока не поступит стартовый импульс, поступление тактовых импульсов на вход формирователя никаких изменений в состоянии формирователя и соответственно начального режима настройки не вызывает. Эту функцию поддержания начального состояния до прихода стартового импульса выполняет четвёртый блок (старт-стопное устройство), формирующий активный сигнал на входах асинхронной установки 0 всех функциональных блоков.

Поступление стартового импульса на вход старт-стопного устройства снимает блокировку (формирует сигнал $\bar{R} = 1$) и тогда в момент прихода первого (после снятия блокировки) тактового импульса С второй счётчик переходит в состояние, определяемое значением четырёх разрядного на-

строечного двоичного слова $n_3 n_2 n_1 n_0 = 0100$, подаваемого на его входы параллельной загрузки $D_3 D_2 D_1 D_0$, т.е. в состояние четвёрки. Нулевое состояние второго блока и первого счётчика остаются неизменными. В результате этого перехода на выходах функциональных блоков ($\bar{P}_4^2 Q_1 \bar{P}_4^1$) формируется трёхразрядное двоичное слово, равное 100, обеспечивая настройку первого счётчика на режим синхронной параллельной загрузки, второго блока на режим перехода в состояние 11, второго счётчика на режим вычитания. С приходом следующего тактирующего импульса первый счётчик переходит в состояние, определяемое значением четырёх разрядного настроенного двоичного слова $b_3 b_2 b_1 b_0 = 0010$, подаваемого на его входы параллельной загрузки $D_3 D_2 D_1 D_0$, т.е. в состояние двойки, второй блок переходит в первое состояние, отличное от нуля (в нашем случае в состояние 0011), третий счётчик переходит в состояние $N - 1$ (в нашем случае в состояние 0011). В результате этого перехода на выходах функциональных блоков ($\bar{P}_4^2 Q_1 \bar{P}_4^1$) формируется трёхразрядное двоичное слово, равное 111, обеспечивая настройку первого счётчика на режим вычитания, второго блока и второго счётчика на режим хранения. С приходом следующего тактирующего импульса первый счётчик переходит в состояние $B - 1$ (в нашем случае в состояние 0001). Состояние второго блока, равное 11, и содержимое второго счётчика (равное 0011), а также значение трёхразрядное двоичное слово $\bar{P}_4^2 Q_1 \bar{P}_4^1$ (равное 111), формируемого на выходах блоков, остаются неизменными, следовательно, и режимы настройки блоков останутся теми же, т.е. первый счётчик настроен на режим вычитания, второй блок и второй счётчик – на режим хранения.

При поступлении следующего тактирующего импульса первый счётчик переходит в состояние $B - 2$ (в нашем случае в состояние 0000). Состояние второго блока, и содержимое второго счётчика остаются неизменными. В результате этого перехода на выходах функциональных блоков ($\bar{P}_4^2 Q_1 \bar{P}_4^1$) формируется трёхразрядное двоичное слово, равное 110, обеспечивая настройку первого и второго счётчиков на режим хранения, второго блока на режим перехода в следующее состояние, т.е. в состояние 10.

С приходом следующего тактирующего импульса содержимое первого и второго счётчиков остаётся неизменным, второй блок переходит в следующее состояние. т.е. в состояние 10. В результате этого перехода на выходах трёх первых блоков ($\bar{P}_4^2 Q_1 \bar{P}_4^1$) значение трёхразрядного двоичного слова (равного 110) останется неизменным, следовательно, и режимы настройки блоков останутся теми же, т.е. первый счётчик и второй счётчик настроены на режим хранения, второй блок – на режим вычитания.

При поступлении следующего тактирующего импульса содержимое первого и второго счётчиков остаётся неизменным, второй блок переходит в исходное состояние. В результате этого перехода на выходах функциональных блоков ($\bar{P}_4^2 Q_1 \bar{P}_4^1$) формируется трёхразрядное двоичное слово, равное 100, обеспечивая настройку первого счетчика на режим синхронной параллельной загрузки, второго блока на режим перехода в первое состояние, отличное от ну-

ля, т.е. в состояние 11, второго счётчика на режим вычитания. Аналогичным образом можно прокомментировать все последующие переходы и настройки блоков на эти переходы, исходя из приведенного графа, иллюстрирующего изменения трёхразрядного слова $\bar{P}_4^2 Q_1 \bar{P}_4^1$. При этом следует отметить, что к моменту окончания формирования последнего импульса в серии старт-стопное устройство должно быть готово к формированию активного сигнала на входах асинхронной установки в нулевое состояние всех блоков. Результаты проведенного анализа представляем в виде таблицы переходов (табл. 1, первые шесть столбцов, совмещённой с ней таблицы комментария режимов настройки (следующие три столбца) и таблицы функций возбуждения (последние шесть столбцов). При изображении таблицы режимы и соответствующие им значения функций возбуждения для неиспользуемых или безразличных комбинаций наборов отмечаем знаком #.

Таблица 1

Таблица переходов

Выход			Выход			Режимы			Значения функций управления				
\bar{P}_4^2	Q_1	\bar{P}_4^1	\bar{P}_4^2	Q_1	\bar{P}_4^1	$\bar{N}\bar{O}_2$	Бл 2	$\bar{N}\bar{O}_1$	\bar{L}_2	\bar{P}_2	T	\bar{L}_1	\bar{P}_1
0	0	0	1	0	0	Загр	Хр	Хр	0	#	0	1	1
0	0	1	#	#	#	#	#	#	#	#	#	#	#
0	1	0	#	#	#	#	#	#	#	#	#	#	#
0	1	1	0	0	0	Хр	#	–	1	1	0	1	0
1	0	0	#	1	1	–	Пер	Загр	1	0	1	0	#
1	0	1	#	#	#	#	#	#	#	#	#	#	#
1	1	0	1	0	0	Хр	Пер	Хр	1	1	1	1	1
1	1	1	1	1	0	Хр	Хр	–	1	1	0	1	0

При заполнении таблицы режимов приняты сокращения: СТ₂ – второй счётчик; Бл 2 – второй блок; СТ₁ – первый счётчик; «Загр» – режим загрузки счётчиков; «Пер» – режим перехода второго блока; «Хр» – режим хранения счётчиков и второго блока; «←» – режим вычитания счётчиков; «#» – значение функции управления безразлично. Для нахождения минимальной формы функций возбуждения (управления режимами) представляем их в картах Карно с соседним кодирование. Исходная карта значения функции разрешения загрузки первого счётчика приведена на рис. 4, а. Доопределяя значения функции \bar{L}_1 , на первом и втором наборах значение единицы (рис. 4, а), а на пятом значении нуля находим минимальную ДНФ функции возбуждения

$$\bar{L}_1 = Q_1 \vee P_4^2.$$

Исходная карта значения функции разрешения счёта (\bar{P}_1) первого счётчика приведена на рис. 5, а. Доопределяя значения функции \bar{P}_1 на первом и пятом наборах значением нуля, а на втором и четвёртом наборах значением единицы, находим: $\bar{P}_1 = P_4^1$. Исходная карта значения функции разрешения за-

грузки второго счётчика (\bar{L}_2) приведена на рис. 6, а, доопределяя значения которой (рис. 6, б) на третьем наборах значением единицы, на втором значении нуля, находим минимальную ДНФ функции возбуждения: $\bar{L}_2 = Q_1 \vee \bar{P}_4^2$.

Исходная карта значения функции разрешения счёта второго счётчика (\bar{P}_2) приведена на рис. 7, а.

Доопределяя значения функции \bar{P}_2 (рис. 8а) на втором наборе значением 1, на нулевом, первом и пятом наборах значением 0, находим минимальную ДНФ функции возбуждения:

$$\bar{P}_2 = Q_1.$$

Исходная карта значения функции T разрешения перехода триггера приведена на рис. 8, а. Доопределяя значения функции \bar{O} на первом, втором и пятом наборах значением нуля (рис. 8, б), находим минимальную ДНФ функции разрешения перехода второго блока $T = P_4^1 \bar{P}_4^2$. Второй функциональный блок выполняем по схеме циклического автомата с тремя состояниями и приведенной выше последовательностью переходов, которая выбрана исходя из наиболее простой организации выхода.




Рис. 4. Карты значения функции разрешения загрузки первого счётчика (\bar{L}_1)

Выбранную последовательность переходов представляем в в форме графа переходов, приведенного на рис. 9.




Рис. 9. Граф переходов второго блока

Используя в качестве элементов памяти типовые синхронные JK-триггеры со входами асинхронной установки нуля, строим таблицы переходов и совмещённые с ней

таблицы функций возбуждения J_1 K_1 второго и J_0 K_0 первого триггеров (табл. 2).

Таблица 2

Таблица функций возбуждения

Q_1	Q_0	Q_1	Q_0	J_1	K_1	J_0	K_0
0	0	1	1	1	#	1	#
0	1	#	#	#	#	#	#
1	0	0	0	#	1	0	#
1	1	1	0	#	0	#	1

Исходная карта функции возбуждения J_1 второго триггера приведена на рис. 10, а. Доопределяя значения функции на первом, втором и третьем наборах значением единицы (10б), находим $J_1 = 1$.

Исходная карта функции возбуждения K приведены на рис. 10, в. Доопределяя значения функции на нулевом наборе значением единицы, а на первом значением нуля (рис. 10, г), находим $K_1 = \bar{Q}_0$. Исходная карта функции возбуждения J_0 приведены на рис. 11, а. Доопределяя значения функции на первом наборе значением единицы, а на третьем значением нуля (рис. 11, б), находим $J_0 = \bar{Q}_1$.




Рис.5. Карты значения функции разрешения счёта первого счётчика (\bar{P}_1)




Рис. 7. Карты значения функции разрешения счёта второго счётчика (P_2)




Рис. 6. Карты значения функции разрешения загрузки второго счётчика (\bar{L}_2).




Рис. 8. Карты значения функции разрешения перехода второго блока (Т)

Исходная карта функции K_0 приведены на рис. 11, в. Доопределяя значения функции на нулевом, первом и втором наборах значением единицы, находим $K_0 = 1$. Организация входа разрешения циклического перехода (Т) стандартна: соединённые между собой дополнительный вход J и вход K в каждом триггере.

Схема, построенная в соответствии с полученными выражениями, требует наличия цепи обнаружения включения источника питания, обеспечивающей переход в начальное (нулевое) состояние, наличия входа запуска и обеспечение возврата в начальное состояние по окончании формирования заданной серии. Все эти функции выполняет старт-стопное устройство выполненное на синхронном D-триггере [7, 8]. Старт/стопное устройство содержит последовательную цепочку из резистора и конденсатора, подсоединённую к источнику питания, синхронный D – триггер со входом асинхронной установки в нулевое состояние, два двухвходовых элемента И, двухвходовый элемент ИЛИ. Общая точка последовательно соединённых резистора и конденсатора соединена с информационным входом D-триггера и с одним входом первого и второго двухвходовых элементов И.




Рис. 10. Карты значений функций возбуждения второго триггера




Рис. 11. Карты значений функций возбуждения первого триггера




Рис. 12. Схема формирователя

Второй вход первого элемента И образует вход подачи импульсов остановки процесса формирования выходных импульсов. Выход первого элемента И соединён со входом асинхронной установки D-триггера в нулевое состояние; второй вход второго элемента И соединён с выходом двухвходового элемента ИЛИ, один из входов которого соединён с выходом переполнения второго счётчика, соединён с выходом D-триггера. Выход второго элемента И соединён со входами асинхронной установки счётчиков в нулевое состояние, тактирующий вход D-триггера образует вход подачи импульсов запуска. Схема формирователя, построенная в соответствии с приведенным описанием старт-стопного устройства и полученными выше представлениями функций управления \bar{L}_1 , \bar{P}_1 , U, \bar{L}_2 , \bar{P}_2 , T приведена на рис. 12.

Наличие цепочки, состоящей из соединённых последовательно резистора и конденсатора, подключенной к шине питающего напряжения (E), при включении источника питания в течение некоторого промежутка времени (определяемого постоянной времени цепи) формирует уровень логического нуля на входах элементов И, обеспечивая формирование уровня логического нуля на их выходах, подсоединённых ко входам асинхронной установки в нулевое состояние соответственно второго блока и счётчиков. По окончании переходного процесса, связанного с включением источника питания, D-триггер и оба счётчика переходят в нулевое состояние, формируя уровень логического нуля соответственно на выходе (Q) D-триггера и на выходах переполнения счётчиков, что ведёт к формированию уровня логического нуля на выходе трёхвходового элемента ИЛИ, выход которого подсоединён ко входу второго элемента И, что обеспечивает подтверждение (блокировку) уровня логического нуля на его выходе и по окончании переходного процесса, связанного с зарядом конден-

сатора, когда напряжение на нём превысит уровень логического нуля, что обеспечивает уровень логического нуля на входах (R) асинхронной установки счётчиков и второго блока в нулевое состояние. Поскольку режим асинхронной установки счётчиков в нулевое состояние имеет приоритет по отношению ко всем остальным режимам, то до тех пор пока на входе элемента И (а следовательно и на его выходе) будет сохраняться уровень логического нуля нулевое состояние счётчиков будет оставаться неизменным.

Компьютерное моделирование схемы в САПР Quartus – 2 фирмы Altera подтвердило достоверность полученных результатов проведенного синтеза.

Заключение

Схема формирователя одиночной серии импульсов с перестраиваемыми параметрами получена в результате проведенного синтеза, основанного на представлении проектируемого автомата в виде функционально-блочной декомпозиции трёх функциональных взаимосвязанных блоков (циклических автоматов), начальное состояние которых принимается как состояние логического 0, а любое другое состояние каждого из входящих в композицию блоков принимается как состояние логической единицы, что позволило трактовать входящие в композицию блоки как простейшие элементы памяти, имеющие два состояния: состояние нуля и состояние единицы, а проектируемый формирователь в целом – как устройство, состоящее из трёх элементов и обеспечило независимость числа наборов от числа разрядов используемых блоков, т.е. от диапазона перестройки параметров формируемой серии. Это позволило, в отличие от известных подходов, сократить общее число наборов таблицы состояний, что существенно упростило процедуру синтеза по сравнению с известными классическими методами.

При написанні статті преследувалась не тільки цель спроектировать схему, по сложности выгодно отличающуюся от известных, но также привлечь интересы исследователей к задачам логического проектирования автоматов с использованием метода, основанного на представлении проектируемого автомата в виде функционально-блочной декомпозиции взаимосвязанных блоков, число которых определяется числом параметров, и дать навыки синтеза других схем автоматов с перестраиваемыми параметрами.

Список литературы

1. Уэйкерли Дж. Ф. Проектирование цифровых устройств: пер. с англ. / Дж. Уэйкерли. – М.: Постмаркет, 2002. – 544 с.
2. Соловьев В.В. Проектирование цифровых систем на основе программируемых логических интегральных схем / В.В. Соловьев. – М.: Горячая линия-Телеком, 2001. – 636 с.
3. Обобщенные логические функции и системы на программируемой логике. Монография / Н.Г. Коробков, Е.Н. Коробкова, В.Г. Рубанов, В.С. Харченко; под общ. ред. Харченко В.С. – X. : НПКУ «ХАИ», 2008. – 351 с.
4. Рубанов В.Г. Логическое проектирование цифровых устройств, основанное на представлении функций в

обобщенной форме. Монография / В.Г. Рубанов, Е.Н. Коробкова. – Белгород: БГТУ, 2009.

5. Рубанов В.Г. Методы анализа и синтеза цифровых устройств (проектирование цифровых элементов автоматики и вычислительной техники) Уч. пос. [Текст] / В.Г. Рубанов, Е.Н. Коробкова. – Белгород: БГТУ, 2009. – 293 с.

6. Rubanov V. G. Application of Decomposition Method to Cyclic Finite State Machine Synthesis with Reconfigurable Time Parameters of Output Signals / V.G. Rubanov, E.N. Korobkova, E.P. Dobrinskiy // World Applied Sciences Journal. – 2013. – 25 (1). – P. 69–77.

7. Коробкова Е.Н. Формирователь тактовых импульсов. Патент Украины на полезную модель №53542. / Н.Г. Коробков, Е.Н. Коробкова, В.С. Харченко – Бюллетень №19, 2010.

8. Рубанов В.Г. Формирователь пачки импульсов с перестраиваемой длительностью, скважностью, равною целому числу, и числом импульсов в пачке. Патент Украины на изобретение №104920. Бюл. №6. 2014. Авторы: Н.Г. Коробков, Е.Н. Коробкова, В.Г. Рубанов, В.С. Харченко.

Поступила в редколлегию 11.05.2014

Рецензент: д-р техн. наук, проф. В.С. Харченко, Национальный аэрокосмический университет им. Н.Е. Жуковского «ХАИ», Харьков.

ДОПОВНЕННЯ МЕТОДУ ФУНКЦІОНАЛЬНО-БЛОКОВОЇ ДЕКОМПОЗИЦІЇ ДО СИНТЕЗУ ФОРМУВАЧІВ ПОДИНОКИХ СЕРІЙ ІМПУЛЬСІВ З ПАРАМЕТРАМИ, ЩО ПЕРЕБУДОВУЮТЬСЯ

В.Г. Рубанов, О.М. Коробкова

Викладаються основні положення методу проектування цифрових автоматів з параметрами, що перебудовуються, заснованого на поданні автомата у вигляді функціонально-блокової декомпозиції декількох взаємопов'язаних окремих блоків, кожен з яких визначає один з параметрів формованої імпульсної послідовності. Проведено синтез формувача подинних серій з перебудовуємою тривалістю, кількістю імпульсів у серії та фіксованою паузою між імпульсами.

Ключові слова: цифрові автомати, декомпозиція, логічні функції, синтез, мінімізація.

APPENDIX METHOD FUNCTIONAL BLOCK TO THE SYNTHESIS DECOMPOSITION GENERATOR SINGLE SERIES PULSES WITH ADJUSTED PARAMETERS

V.G. Roubanov, E.N. Korobkova

Outlines the principles of design method of digital machines with tunable parameters of the based on the representation of the automaton in the form of functional-block decomposition of several interconnection separate units, each of which defines one of the parameters generated pulse sequence. The synthesis of a series of single generator with adjustable duration, number of pulses in, series and fixed pause between pulses.

Keywords: digital machines, decomposition, logic functions, synthesis, minimization.