

типов ресурсов имеет различную длительность выполнения работы и стоимость;

- технологический порядок выполнения работ;
- количество выделяемого каждого вида ресурса на выполнение всех работ.

Необходимо определить вариант и длительность выполнения работ, время начала каждой работы, при которых обеспечиваются минимальные время окончания и стоимость всех работ при выполнении условий предшествования, ограничений по ресурсам, стоимости и директивному сроку окончания всех работ (рис. 2).




Рис. 2. Модель распределения ресурсов и составления календарного графика выполнения работ по проекту предупреждения ЧПС на МАД

Выводы:

Таким образом, сформулирована общая задача управления проектами предупреждения ЧПС на МАД.

Произведена ее декомпозиция на частные задачи: мониторинга и экспертизы ЧПС на МАД; оценки возможных проектов предупреждения ЧПС на МАД; формирование портфеля проектов предупреждения ЧПС на МАД на перспективу, формирование портфеля проектов предупреждения ЧПС на МАД на текущий период, планирования реализации портфеля проектов и работ по каждому проекту.

Это дает возможность уменьшить сложность и размерность общей задачи, сведя ее к последовательному решению задач меньшей размерности.

СПИСОК ЛИТЕРАТУРЫ:

1. Концепція захисту населення і території у разі загрози та виникнення надзвичайних ситуацій. Затверджено Указом Президента України від 26 березня 1999 р. – № 284–99.
2. Рудько Г.И. Оползни и другие геодинамические процессы горноскладчатых областей Украины (Крым, Карпаты): монография / Г.И. Рудько, И.Ф. Ерыш. – К.: Задруга, 2006. – 624 с.
3. Кочкаров А.А., Малинецкий Г.Г. Управление безопасностью и стойкостью сложных систем в условиях внешних воздействий // Проблемы управления. – 2005 – №5 – С. 95–99.
4. Управление проектами / И.И. Мазур, В.Д. Шапиро, С.А. Титов и др. Справочное пособие/ Под редакцией И.И. Мазура и В.Д. Шапиро. - М.: Высшая школа, 2001.- 875 с.
5. Нефёдов Л.И. Модели и методы мониторинга опасных чрезвычайных природных ситуаций на магистральных автомобильных дорогах /Л.И. Нефёдов, Н.Ю. Филь, Ю.Л. Губин // Технология приборостроения. – 2009. – №2. – С. 23-28.
6. Нефёдов Л.И. Модели и методы управления чрезвычайными природными ситуациями на магистральных автомобильных дорогах / Л.И. Нефёдов, Н.Ю. Филь, Ю.Л. Губин, Е.М.Мельниченко. – Харьков : ХНАДУ, 2011. –136 с.

УДК 681.586.37

МЕТОДЫ ПРОЕКТИРОВАНИЯ ПРЕОБРАЗОВАТЕЛЕЙ КОДОВ ДРОБНЫХ ЧИСЕЛ ПО МЕТОДУ НАКОПЛЕНИЯ ЭКВИВАЛЕНТОВ

К.т.н. А.Б. Биньковская¹, к.т.н. Я.Ю. Королева², к.т.н. М.А. Мирошник³, к.т.н.О.Н. Замирец⁴

1. Харьковский национальный автомобильно-дорожный университет
2. Национальный технический университет «Харьковский политехнический институт»
3. Украинская государственная академия железнодорожного транспорта, г.Харьков
4. Государственное предприятие Научно-исследовательский технологический институт приборостроения, г.Харьков

Рассматривается метод системного проектирования многоблочных преобразователей кодов, позволяющий совместно с методом локальной оптимизации основного узла формирователя эквивалентов (ФЭ) найти структуру преобразователя кодов (ПК) минимальными аппаратными затратами.

Розглянуто декомпозиційний підхід до системного проектування перетворювачів кодів (ПК) дробів за методом накопичення еквівалентів, що базується на пошуку методом перебору розбиття на блоки, що має мінімальні апаратні витрати. Запропонована узагальнена модель, що описує функціонування багато

блокового формувача еквівалентів, а також алгоритм системного проектування багатоблокового ПК.

The paper considers a decomposition method of a system design of a fractions code converters by the method of accumulation of an equivalents that based on a search of decomposition with minimum hardware. A general model, that describes a functioning of a multiblock former of equivalents, and also an algorithm of multiblock code converters system design, are proposed.

Ключевые слова: телекоммуникационные системы, преобразователь кодов, диагностическая инфраструктура, счетчик, накопление эквивалентов.

1. Введение.

Одним из новых направлений развития средств вычислительной техники является разработка высокопроизводительных вычислительных устройств, сочетающих в себе современную элементную базу, развитое математическое обеспечение, достаточную емкость памяти и т.д.

Это обусловлено, в первую очередь, необходимостью решения широкого спектра задач в реальном режиме времени. Проблему повышения производительности ЭВМ необходимо решать в тесной взаимосвязи с задачей обеспечения заданной точности вычислений. Требование к высокой точности ЭВМ приобретает особую значимость при решении класса плохообусловленных задач, где не допускается накопление ошибок округления. Значение ошибок округления можно уменьшить путем удлинения разрядной сетки преобразователей кодов, что безусловно влечет за собой увеличение аппаратных затрат и не приводит к полному устранению погрешности вычислений. Указанный факт требует поиска алгоритмических способов, связанных с применением новых нетрадиционных методов и систем счисления для представления и обработки чисел, что можно достичь средствами специального кодирования, наиболее широкий интерес из которых представляет собой система остаточных классов, которой присущи высокая скорость вычислений и точность результатов.

В то же время практическая применимость системы остаточных классов сдерживается рядом проблем, связанных со сложностью сравнения чисел, введения знака, преобразования в позиционную систему счисления.

Преимуществами системы остаточных классов для безошибочных вычислений являются высокое быстродействие в многомодульной системе и отсутствие межразрядного переноса между цифрами.

Объединение достоинств системы остаточных классов для безошибочных вычислений, табличной арифметики и разрядно-параллельных принципов обработки информации получило свое развитие, где описывался метод оперативного выхода результата за пределы диапазона системы остаточных классов и определения количественной меры возникшего переполнения, позволяющей восстановить истинную величину результата, рассматривались алгоритмы безошибочных вычислений с числами формата плавающей запятой на основе рангов.

Однако, данный метод обладает существенными ограничениями применимости, поскольку не позволяет определить факт псевдопереполнения в одномодульной и многомодульной системах остаточных классов для рациональных чисел, а безошибочные вычисления с использованием рангов приводят к стремительному росту разрядности операндов и возникновению ошибки переполнения.

Следует отметить, что основными проблемами безошибочных вычислений, сдерживающими их применение на практике, являются невысокое быстродействие, отсутствие метода выбора модулей системы остаточных классов, рост разрядности операндов.

Решение указанных проблем позволит использовать методы безошибочных вычислений во многих задачах науки и техники.

2. Постановка задачи.

Преобразователи кодов по методу накопления эквивалентов образуют прямым табличным методом преобразования, методом досчета и другими, что имеет ряд преимуществ по сравнению с другими методами преобразования. Они имеют высокое быстродействие и возможность регулирования (изменения) соотношения между аппаратными затратами и быстродействием за счет выбора числа шагов преобразования (1,2,3 или 4), их значений, а также за счет выбора наиболее выходного варианта декомпозиции ПК на блоки.

Увеличение числа шагов преобразования, как правило, приводит к увеличению быстродействия, но требует повышенных аппаратных затрат из-за усложнения основного нестандартного узла ПК ФЭ.

По этой причине более выгодным является применение двухшагового ПК, имеющего меньшие аппаратные затраты. Кроме того, дальнейшее сокращение аппаратных затрат на реализацию ФЭ можно достичь совместным применением системного проектирования ПК с методом локальной оптимизации ФЭ путем выбора наиболее выгодной структуры ФЭ с меньшими аппаратными затратами.

Цель данной работы — автоматизация системного проектирования преобразователей кодов дробных чисел в широком диапазоне входных разрядностей и оснований систем счисления.

Основными задачами работы являются:

- анализ двух вариантов структурной реализации основного нестандартного узла ПК ФЭ;
- получение структурных моделей многоблочных ФЭ дробных чисел;
- построение алгоритма проектирования ПК дробного числа, включающего в себя системное проектирование ПК и локальную оптимизацию ФЭ.

3. Первая структурная реализация ФЭ.

Первая структурная реализация ФЭ для двухшагового ФЭ состоит из двух последовательно включенных декодеров БС1 и БС2 и кодера (шифратора СБ). Последовательное соединение декодеров позволяет исключить одновременное наличие двух и более нулей на входах СБ (рис. 1).




Рис. 1. Первая структурная реализация ФЭ

Инверсные выходы декодеров совместно с многоходовыми элементами Шеффера (1*8 И-НЕ, 2*4 И-НЕ, 3*3 И-НЕ) упрощают реализацию многоместных дизъюнкций и сокращают число ступеней при реализации схемы).

Например, схема для реализации функции:

$$f(x_8 \dots x_1) = x_8 \vee x_7 \vee x_6 \vee x_5 \vee x_4 \vee x_3 \vee x_2 \vee x_1$$

в базе Буля на двухходовых элементах 2ИЛИ требует пирамидальной схемы из 7 элементов и 3 ступеней (рис 2,а), а в базе Шеффера 1 элемента 1*8И-НЕ и 1 ступени (рис 2,б)




Рис. 2. Схема для реализации $f(x_8 \dots x_1)$

Доказательством этого служит следующая формула:

$$\begin{aligned} f(x_8 \dots x_1) &= [(x_8 \vee x_7) \vee (x_6 \vee x_5) \vee (x_4 \vee x_3) \vee (x_2 \vee x_1)] = \\ &= \overline{\overline{x_8 \vee x_7 \vee x_6 \vee x_5 \vee x_4 \vee x_3 \vee x_2 \vee x_1}} = \\ &= \overline{x_8 \vee x_7 \vee x_6 \vee x_5 \vee x_4 \vee x_3 \vee x_2 \vee x_1} = \\ &= \overline{x_8} \cdot \overline{x_7} \cdot \overline{x_6} \cdot \overline{x_5} \cdot \overline{x_4} \cdot \overline{x_3} \cdot \overline{x_2} \cdot \overline{x_1} = \\ &= \overline{x_8} \mid \overline{x_7} \mid \overline{x_6} \mid \overline{x_5} \mid \overline{x_4} \mid \overline{x_3} \mid \overline{x_2} \mid \overline{x_1} \end{aligned}$$

4. Вторая структурная реализация ФЭ

Вторая структурная реализация ФЭ (рис. 3) состоит из одного декодера, шифратора, комбинационного сдвигателя SDV, коммутатора кодов старшего и младшего регистров состояний ПК на базе счетверенного мультиплексора селектора 4*MS 2 в 1 и схемы управления (СА) коммутатором и сдвигом, выполняемой на базе элементов ИЛИ.




Рис. 3. Вторая структурная реализация ФЭ

Логика управления MS и SDV реализуется в соответствии с функцией:

$$Y_{MS} = \begin{cases} 1, D_i \neq 0; \\ 0, D_i \neq 0 (i = \overline{1, p}). \end{cases}$$

Если $Y_{MS} = 1$, то на входы DC поступают сигналы D_1, D_2, \dots, D_p , если $Y_{MS} = 0$, то поступают сигналы C_1, C_2, \dots, C_p . Число MS на реализацию комбинационного сдвигателя SDV (выполняемого также на базе 4*MS 2 в 1) зависит от числа выходов $n_{вых}^{CD}$ кодера CD и значения второго шага:

$$n_{MS}(SDV) = \lfloor n_{вых}^{CD} + \log_2 a / 4 \rfloor,$$

где $\lfloor \dots \rfloor$ означают округление до большого целого. Число MS на реализацию коммутатора входов C_1, C_2, \dots, C_p ; D_1, D_2, \dots, D_p определяется аналогично формулой: $n_{MS}(K) = \lfloor p / 4 \rfloor$.

Отличительной особенностью 2-й структуры ФЭ является подача на входы декодера и, следовательно, на входы кодера одинаковых кодов для одинаковых комбинаций значений D_1, D_2, \dots, D_p и C_1, C_2, \dots, C_p . При этом необходимый пространственный сдвиг кодов эквивалентов с выхода ФЭ для ненулевых значений D_1, D_2, \dots, D_p обеспечивается с помощью MS (при $a = 2$ на один разряд влево; при $a = 4$ на два разряда влево).

Так как число входов CD 2-й структуры ФЭ вдвое меньше по сравнению с 1-й, то и затраты на кодер CD будут меньше, но при этом появляются дополнительные аппаратные затраты на реализацию сдвигателя SDV.

Конечное значение общих затрат 2-й структуры на ФЭ зависит от вида функций выходных разрядов CD.

Вторая структура ФЭ будет иметь меньшие затраты, чем первая, если экономия затрат на построение кодера CD будет превышать дополнительные затраты на SDV.

5. Математические модели законов функционирования многоблочных ФЭ дробных чисел

При двухблочном разбиении $M=2$; $m=1,2$ $P=3$ имеем формулы:

Так как рассматриваемые ПК являются преобразователями дробных чисел с фиксированной запятой, то по аналогии с ПК целых чисел общую формулу закона функционирования ФЭ можно представить в виде:

$$S_m^M = \begin{cases} \sum_{i=(m-1)p+1}^{i=mp} k^{-1} \cdot C_i, D = 0; \\ \sum_{i=(m-1)p+1}^{i=mp} ak^{-1} \cdot D_i, D \neq 0, \end{cases}$$

где p – число разрядов в блоке с номером $m (p = n / M)$; M – число блоков разбиения; C_i и D_i соответственно состояния i -го триггера младшего и старшего регистров.

Число различных разбиений входных разрядов n ПК на блоки определяется числом различных делителей n .

Так, для $n=6$ имеем 4 делителя $m=1,2,3,6$. Для числа блоков в разбиении $M=1$ закон ФЭ описывается формулой:

$$S_1^1 = \begin{cases} \sum_{i=1}^{i=6} k^{-1} \cdot C_i, D = 0; \\ \sum_{i=1}^{i=6} ak^{-1} \cdot D_i, D \neq 0, \end{cases}$$

При двухблочного разбиения $M=2, m=1,2; P=3$ имеем формулы:

$$S_1^2 = \begin{cases} \sum_{i=1}^{i=3} k^{-1} \cdot C_i, D = 0; \\ \sum_{i=4}^{i=6} ak^{-1} \cdot D_i, D \neq 0, \end{cases} \quad S_1^2 = \begin{cases} \sum_{i=4}^{i=6} k^{-1} \cdot C_i, D = 0; \\ \sum_{i=4}^{i=6} ak^{-1} \cdot D_i, D \neq 0. \end{cases}$$

Для трехблочного разбиения $M=3, m=1,2,3; p=2$ модели ФЭ1, ФЭ2 и ФЭ3 описываются формулами:

$$S_1^2 = \begin{cases} \sum_{i=1}^{i=2} k^{-1} \cdot C_i, D = 0; \\ \sum_{i=3}^{i=6} ak^{-1} \cdot D_i, D \neq 0, \end{cases} \quad S_1^2 = \begin{cases} \sum_{i=3}^{i=4} k^{-1} \cdot C_i, D = 0; \\ \sum_{i=5}^{i=6} ak^{-1} \cdot D_i, D \neq 0, \end{cases}$$

$$S_1^2 = \begin{cases} \sum_{i=5}^{i=6} k^{-1} \cdot C_i, D = 0; \\ \sum_{i=5}^{i=6} ak^{-1} \cdot D_i, D \neq 0. \end{cases}$$

В случае шестиблочного разбиения на вход каждого ФЭ поступает один разряд и законы функционирования ФЭ $S_1^6; S_2^6; S_3^6; S_4^6; S_5^6; S_6^6$ определяются формулами:

$$S_1^6 = \begin{cases} k^{-1} \cdot C_i, D = 0; \\ ak^{-1} \cdot D_i, D \neq 0; \end{cases} \quad S_2^6 = \begin{cases} k^{-2} \cdot C_i, D = 0; \\ ak^{-2} \cdot D_i, D \neq 0; \end{cases}$$

$$S_3^6 = \begin{cases} k^{-3} \cdot C_i, D = 0; \\ ak^{-3} \cdot D_i, D \neq 0; \end{cases} \quad S_4^6 = \begin{cases} k^{-4} \cdot C_i, D = 0; \\ ak^{-4} \cdot D_i, D \neq 0; \end{cases}$$

$$S_5^6 = \begin{cases} k^{-5} \cdot C_i, D = 0; \\ ak^{-5} \cdot D_i, D \neq 0; \end{cases} \quad S_6^6 = \begin{cases} k^{-6} \cdot C_i, D = 0; \\ ak^{-6} \cdot D_i, D \neq 0. \end{cases}$$

6. Системное проектирование многоблочного ФЭ ПК дробных чисел

На этапе системного проектирования многоразрядного ПК нужно исследовать все варианты декомпозиции ПК на блоки. Следует иметь в виду, что затраты на операционный автомат ПК с числом

разрядных счетчиков для хранения цифр X_1, \dots, X_n преобразуемого кода, число регистров состояний, затраты на кодовые шифраторы, дешифраторы нуля и дешифраторы превышения, накапливающий сумматор не зависят от варианта декомпозиции ПК на блоки, а определяются в основном числом входных разрядов n и основанием системы счисления K на входе.

Затраты на построение ФЭ $A_{фэ}$ пропорциональны числу входных разрядов, подаваемых на ФЭ. Поэтому при $M=1$ и $A_{фэ} = \alpha \cdot 2^m$ и коэффициент $\alpha = k \cdot n$, где k – коэффициент пропорциональности.

При большом числе входных разрядов $n \geq 4-24$ $A_{фэ}$ будет слишком велико при $M=1$.

При $M > 1$ существенно уменьшается число входных разрядов каждого блока $p = n/M$ и снижаются общие затраты всех блоков $A_{фэ}(M) = M \cdot \alpha \cdot 2^p$.

Но при разделении ФЭ на 2 или более блоков составляющие эквивалентов с каждого блока ФЭ необходимо предварительно суммировать с помощью дополнительных комбинационных сумматоров. При этом с увеличением M возрастают затраты на комбинационные сумматоры КСМ.

Поэтому для каждого варианта декомпозиции необходимо определить как затраты на внешние КСМ, так и затраты на построение ФЭ. При этом системное проектирование ПК необходимо объединить с локальной оптимизацией ФЭ для каждого разбиения, исследовав затраты ФЭ как для 1-й структуры, так и для 2-й структуры ФЭ.

Такое системное проектирование ПК дробных чисел, включающее в себя метод локальной оптимизации ФЭ, удобно выполнять с помощью программного средства FE DROBm позволяющего проводить анализ аппаратных затрат каждого блока исследуемого разбиения. При этом программа выдает информацию о числе корпусов определенного типа на реализацию каждого блока ФЭ и суммарного числа корпусов на реализацию ФЭ всех M блоков.




Рис. 4. Интерфейс программного средства FE DROBm

После таблицы числа корпусов последнего блока (в данном случае блока 3) FE DROBm выводит информацию об общем числе корпусов затрат на все блоки (в данном случае 22 корпуса).

Результаты исследований по числу ИМС для $K=12, n=6, a=4$ приведены в таблице 1.

Тип ФЭ	Число блоков разбиения			
	1	2	3	6
1	212	37	21	12
2	106	35	34	54
КСМ	0	6	12	30
$A_{ФЭ1}$	212	43	33	42
$A_{ФЭ2}$	106	41	46	84

Таблица 1

Для наглядности поведения аппаратурных затрат графики их зависимости $A_{ФЭ1}$, $A_{ФЭ2}$ представлены на рис.5.




Рис. 5. Графики зависимости числа корпусов от типа разбиения

Из таблицы следует, что применение ФЭ первой структуры дает наиболее простую реализацию (33 корпуса) при разбиении его на три блока по два разряда в каждом (x_6, x_5) ; (x_4, x_3) ; (x_2, x_1) . Для второй структуры ФЭ результаты будут хуже.

На основании рассмотренного выше можно сформулировать алгоритм системного проектирования ПК дробных чисел.

7. Алгоритм системного проектирования ПК дробных чисел

Задать в программе FE DROBm значения исходных данных: основание системы счисления K на входе, число входных разрядов n , число блоков $m(m = \overline{1, M})$; число шагов преобразования (1,2,3 или 4); значения шагов (через пробел); тип ФЭ - первая или вторая структура.

Запустить программу и выполнить генерацию таблиц ФЭ всех блоков, таблиц затрат корпусов каждого блока и суммарного числа всех блоков.

Выполнить вручную расчет числа корпусов на реализацию внешних КСМ по числу выходных двоичных разрядов по формулам. Дополнить строку затрат КСМ в п.2.

Перейти к п.1, изменив число блоков разбиения M в исходных данных, не меняя значений остальных параметров, и далее выполнить последовательно п.2 и п.3 алгоритма.

Найти суммарное число корпусов ИМС на реализацию как всех блоков ФЭ разбиения, так и внешних КСМ для первой структуры ФЭ. Перейти к п.1 алгоритма, выбрав 2-ю структуру ФЭ.

Выполнить последовательно п.2-п.5 алгоритма и ввести в таблицу затраты на реализацию всех разбиений ФЭ блоки для 2-й структуры ФЭ.

Путем анализа и сравнения затрат для 1-й и 2-й структуры ФЭ выбрать вариант декомпозиции по минимуму числа корпусов.

Выводы

Рассмотрены две структурные реализации ФЭ и выполнена их сравнительная характеристика.

Предложены структурные модели многоблочных многоуровневых формирователей эквивалентов дробных чисел, на основе которых возможно получение таблиц законов функционирования ФЭ.

Предложен алгоритм системного проектирования ПК дробных чисел на основе комбинированного алгоритма метода декомпозиции и метода локальной оптимизации структуры ФЭ (1-й и 2-й).

Предложено новое программное средство FE DROBm, позволяющее автоматизировать процесс системного проектирования ПК.

Научная новизна результатов состоит в получении обобщенной модели многоблочного ФЭ для ПК дробных чисел и в разработанном алгоритме системного проектирования, позволяющим вести как глобальную, так и локальную оптимизацию ФЭ.

Практическая значимость результатов заключается в возможности проведения (выполнения) автоматизированного проектирования ПК дробных многоуровневых многоблочных

ПК в автоматизированном режиме с помощью программы FE DROBm, что дает возможность после выбора оптимального варианта реализовать его на кристалле.

СПИСОК ЛИТЕРАТУРЫ:

1. Мирошник М.А. Методы эффективного кодирования внутренних состояний микропрограммных автоматов. / М.А. Мирошник, Я.Ю. Королева // *Технология приборостроения*. – 2011. – №1. – С. 12–16.
2. Мирошник М.А. Методы повышения отказоустойчивости программируемых логических интегральных схем. / М.А. Мирошник, Я.Ю. Королева, В.А.Лебедь // *Технология приборостроения*. – 2011. – №2. – С. 16–21.
3. Какурин Н.Я. Системное проектирование преобразователей кодов дробных чисел по методу накопления эквивалентов. / Какурин Н.Я., Лопухин Ю.В., Макаренко, Ю.С. Замалеев // *АСУ и приборы автоматизации*. 2009. Вып.146. С.33-39.
4. Мирошник М.А. Интеллектуальные системы обработки данных в телекоммуникационных сетях. / М.А. Мирошник, Я.Ю. Королева, // *Інформаційно – керуючі системи на залізничному транспорті*. – 2011. – №4. – С. 138.