

УДК 004.274

А.А. Баркалов, Л.А. Титаренко, Я.Е. Визор, А.В. Матвиенко, В.В. Горина

Уменьшение числа *LUT*-элементов в схеме совмещенного автомата

Предложен метод синтеза совмещенного микропрограммного автомата в базисе *FPGA*, позволяющий получить схему с минимальным числом элементов *LUT* и встроенных блоков памяти *EMB*. Минимизация достигается путем замены части множества логических условий и соответствующего кодирования состояний автомата. Приведен пример применения метода.

Ключевые слова: совмещенный автомат, *FPGA*, *LUT*, *EMB*, синтез, граф-схема алгоритма.

Запропоновано метод синтезу суміщеного мікропрограммного автомата в базисі *FPGA*, що дозволяє отримати схему з мінімальним числом елементів *LUT* і вбудованих блоків пам'яті *EMB*. Мінімізація досягається шляхом заміни частини множини логічних умов та відповідного кодування станів автомата. Наведено приклад застосування методу.

Ключові слова: суміщений автомат, *FPGA*, *LUT*, *EMB*, синтез, граф-схема алгоритму.

Введение. Любая цифровая система включает устройство управления, для синтеза которого часто используется модель микропрограммного автомата (МПА) [1, 2]. Одна из моделей МПА – совмещенный автомат, в котором существуют выходные сигналы двух типов [3]. Выходные сигналы типа Мили формируются при переходе между состояниями. Выходные сигналы типа Мура существуют в течение такта работы МПА [2, 3].

Для реализации схем цифровых систем в настоящее время широко используются СБИС типа *FPGA* (*Field-Programmable Logic Arrays*) [4, 5]. Два типа логических элементов, входящих в *FPGA*, могут использоваться для реализации схемы МПА. Первый из них – логические элементы типа *LUT* (*Look-Up Table*), выходы которых могут быть связаны с входами триггеров. Элементы *LUT* имеют ограниченное число входов ($S \leq 6$) и только один выход. Второй тип логических элементов – встроенные блоки памяти типа *EMB* (*Embedded Memory Blocks*). Их важная характеристика – реконфигурация, при которой меняется число выходов (t_F) и ячеек памяти (V). При этом общая емкость (V_0) есть константой:

$$V_0 = 2^{S_A} \cdot t_F,$$

где S_A – число адресных входов при данном количестве выходов t_F . Как правило, существуют следующие конфигурации *EMB*: $32K \times 1$, $16K \times 2$, $8K \times 4$, $4K \times 8$, $2K \times 16$, $1K \times 32$, 512×64 (битов) [4, 5]. Это определяет следующие пары

вида $S_A, t_F: 15, 1; 14, 2; 13, 4; 12, 8; 11, 16; 10, 32$ и $9, 64$.

При реализации МПА в базисе *FPGA* важно уменьшать площадь кристалла, занимаемого схемой. При этом улучшаются такие характеристики МПА, как время распространения сигналов и потребляемая мощность [6]. Один из подходов для решения этой задачи – замена элементов *LUT* блоками *EMB* [7–12]. Однако до сих пор никто не рассматривал эту задачу применительно к совмещенному МПА. В статье авторы предлагают одно из возможных решений и анализ условия его применения.

Особенности совмещенного МПА

Микропрограммный автомат задается шестикомпонентным вектором:

$$S = A, X, Y, \delta, \lambda, a_1,$$

где $A = \{a_1, \dots, a_M\}$ – множество внутренних состояний, $X = \{x_1, \dots, x_L\}$ – множество входных переменных, $Y = \{y_1, \dots, y_N\}$ – множество выходных переменных, δ – функция переходов, λ – функция выходов, $a_1 \in A$ – начальное состояние. Функция δ служит для нахождения состояния перехода $a_s \in A$ на основе текущего состояния $a_m \in A$ и входных переменных:

$$a_s = \delta(a_m, X). \quad (1)$$

Для автомата Мили функция λ определяет выходную переменную $y_n \in Y$:

$$y_n = \lambda(a_m, X). \quad (2)$$

Для автомата Мура выходные переменные определяются только внутренними состояниями:

$$y_n = \lambda(a_m). \quad (3)$$

В совмешенном МПА множество $Y = Y^1UY^2$, где Y^1 – множество выходных переменных типа Мили и Y^2 – множество выходных переменных типа Мура.

Граф переходов совмешенного автомата S_1 показан на рис. 1. Вершины графа соответствуют состояниям, а дуги – переходам между ними. Выходы типа Мура показаны рядом с вершинами, а выходы типа Мили – под дугами. Над дугами показаны входные сигналы, вызывающие переход. Как следует из рис. 1, $A = \{a_1, \dots, a_4\}$, $X = \{x_1, x_2\}$, $Y^1 = \{y_1, y_2, y_4, y_6\}$, $Y^2 = \{y_3, y_4, y_5\}$. Это дает $M = 4$, $L = 2$, $N_1 = 4$ и $N_2 = 3$, где $N_1 = |Y^1|$ и $N_2 = |Y^2|$. Анализ множеств Y^1 и Y^2 позволяет получить соотношение $Y^1 \cap Y^2 = \emptyset$.




Рис. 1. Граф переходов совмешенного автомата S_1

Закодируем состояния $a_m \in A$ двоичными кодами $K(a_m)$, имеющими R разрядов:

$$R = \lceil \log_2 M \rceil. \quad (4)$$

Для кодирования состояний используем переменные $T_r \in T$, где $T = \{T_1, \dots, T_R\}$.

Коды состояний хранятся в памяти МПА, которая обычно представляется регистром RG с D -входами [2]. Для переключения памяти используются функции возбуждения $D_r \in \Phi$, где $\Phi = \{D_1, \dots, D_R\}$.

Для синтеза схемы совмешенного МПА необходимо получить функции δ и λ . Функция (1) определяется системой булевых функций (СБФ)

$$\Phi = \Phi(T, X). \quad (5)$$

Системы (6) – (7) соответствуют функциям (2) – (3):

$$Y^1 = Y^1(T, X); \quad (6)$$

$$Y^2 = Y^2(T). \quad (7)$$

Системы (5) – (7) определяют структурную схему, приведенную на рис. 2.

Блок КС1 генерирует функции (5) – (6), блок КС1 – функции (7). Сигнал *Start* устанавливает в RG нулевой код начального состояния $a_1 \in A$. Импульс *Clock* вызывает переключение RG , что соответствует переходам МПА.




Рис. 2. Структурная схема совмешенного МПА

Реализация совмешенного МПА в базисе FPGA

Наилучшим с учетом аппаратурных затрат есть решение, при котором системы (5) – (7) реализуются на одном блоке *EMB*. Обозначим такую модель символом U_1 (рис. 3, *а*).




Рис. 3. Структурная схема автомата U_1 (*а*) и U_2 (*б*)

В МПА U_1 (как и в других моделях) регистр RG реализуется на элементах *LUT*, связанных с *D*-триггерами [4, 6]. Если блоки *EMB* синхронны, то регистр отсутствует. При этом импульсы *Start* и *Clock* поступают на соответствующие входы *EMB*.

Модель U_1 используется, если выполняется следующее условие:

$$2^{R+L} (N + R) \leq V_0 \quad (8)$$

ют непосредственно на входы блока EMB . Это определяет модель U_3 , показанную на рис. 4.

В автомата U_3 блок $LUTer$ реализует систему функций

$$P = P(T', X^1). \quad (12)$$

При этом $T' \subseteq T$, что возможно при специальном кодировании состояний. Блок EMB реализует систему (7) и системы функций

$$Y^1 = Y^1(T, X^2, P);$$

$$\Phi = \Phi(T, X^2, P).$$




Рис. 4. Структурная схема автомата U_3

Такой подход позволяет уменьшить число литералов в системе (12) в сравнении с этим параметром для системы (9). Это приводит к уменьшению числа LUT -элементов в схеме $LUTer$ автомата U_3 в сравнении с эквивалентным автоматом U_2 . Автоматы считаются эквивалентными, если они синтезированы по одной и той же исходной граф-схеме алгоритма (ГСА).

Предлагается метод синтеза автомата U_3 по ГСА Γ , включающей следующие этапы:

- формирование множества состояний A и множеств Y^1, Y^2 ;
- замена логических условий $x_i \in X$ переменными $p_g \in P$;
- разбиение множества логических условий;
- специальное кодирование состояний;
- формирование прямой структурной таблицы МПА;
- формирование таблиц элеменов блока $LUTer$;
- формирование таблицы блока EMB ;
- реализация схемы МПА в заданном элементном базисе.

Пример применения предложенного метода

Рассмотрим пример реализации этого метода для ГСА Γ_1 (рис. 5). Используем в качестве элементного базиса микросхему $FPGA$ со следующими конфигурациями блоков EMB : $4K \times 1$, $2K \times 2$, $1K \times 4$, 512×8 и 256×16 (битов). Пусть LUT -элементы имеют число входов $S = 3$.




Рис. 5. Исходная ГСА Γ_1

На дугах ГСА Γ_1 показаны выходные переменные $y_n \in Y^1$, в операторных вершинах – переменные $y_n \in Y^2$. Анализ ГСА Γ_1 дает множества $Y^1 = \{y_1, \dots, y_5\}$, и $Y^2 = \{y_6, \dots, y_9\}$. Таким образом $N_1 = 5$, $N_2 = 4$ и $N = 9$.

Состояния $a_m \in A$ – состояния автомата Мура, т.е. каждая операторная вершина отмечается уникальной отметкой [1]. Авторы предлагают отмечать одинаковыми состояниями вершины, если: их выходы связаны с входом одной и той же вершины ГСА Γ и в этих вершинах нет переменных $y_n \in Y^2$.

Такой подход позволяет отметить состоянием a_6 три вершины (рис. 5). Это приводит к

ний. В частности предлагается адаптировать методы [15] к особенностям совмещенного автомата.

1. Baranov S. Logic Synthesis for Control Automata. – Dordrecht: Kluwer Acad. Publ., 1994. – 312 p.
2. DeMicheli G. Synthesis and Optimization of Digital Circuits. – N.Y.: McGraw-Hill, 1994. – 636 p.
3. Соловьев В.В. Проектирование цифровых схем на основе программируемых логических интегральных схем. – М.: Горячая линия – ТЕЛЕКОМ, 2001. – 636 с.
4. Skliarov I., Sklyarov V., Sudnitson A. Design of FPGA-based circuits using Hierarchical Finite State Machines. – Tallinn: TUT Press, 2012. – 240 p.
5. Грушницкий Р.И., Мурсаев А.Х., Угрюмов Е.П. Проектирование систем с использованием микросхем программируемой логики. – СПб: БХВ. – Петербург, 2002. – 608 с.
6. Synthesis and Optimization of FPGA-based Systems / V. Sklyarov, I. Skliarov, A. Barkalov et al. – Berlin: Springer, 2014. – 432p.
7. Cong J., Yan K. Synthesis for FPGAs with Embedded Memory Blocks // Proc. of the 2000 ACM/SIGDA 8th Int. Symp. on FPGAs. – 2000. – P. 75–82.
8. ROM-Based Finite State Machine Implementation in Low Cost FPGAs / L. Garcia-Vargas, R. Senhadji-Navarro, M. Civit-Balcells et al. // IEEE Int. Simp. on Industrial Electronics, Vigo. – 2007. – P. 2342–2347.
9. Nowicka M., Luba T., Rawski V. FPGA-based decomposition of boolean functions: algorithms and implementations // Advanced Comp. Syst. – 1999. – P. 502–509.
10. Rawski M., Selvaraj H., Luba T. An application of functional decomposition in ROM-based FSM implementation in FPGA devices // J. of System Architecture. – 2005. – 51(6–7) – P. 424–434.
11. Logic Synthesis Method of Digital Circuits Designed for Implementation with Embedded Memory Blocks on FPGAs / M. Rawski, P. Tomaszewicz, G. Borowski et al. // Design of Digital Systems and Devices. LNEE 70. – Berlin: Springer, 2005. – P. 121–144.
12. Tiwari A., Tomko K. Saving power by mapping finite state machines into embedded memory blocks in FPGAs // Proc. of Design Automation and Test in Europe. – 2004. – 2. – P. 916–921.
13. Yang S. Logic Synthesis and optimization benchmarks user guide // Microelectronics Center of North Carolina. – 1991. – 43 p.
14. Баркалов А.А. Принципы оптимизации логической схемы микропрограммного автомата Мура // Кибернетика и системный анализ. – 1998. – № 1. – С. 65–72.
15. Barkalov A., Titarenko L., Kolopenczyk M. EMB-based design of Mealy FSM // 12th IFAC Conf. on programmable devices and embedded systems. – 2013. – P. 215–220.

Поступила 13.05.2016

Тел. для справок: +38 044 526-2504, 406-7829 (Киев)

E-mail: A.Barkalov@iie.uz.zgora.pl,
L.Titarenko@iie.uz.zgora.pl, yaviz@ukr.net, matv@online.ua

© А.А. Баркалов, Я.Е. Визор, А.В. Матвиенко,
Л.А. Титаренко, В.В. Горина, 2016

UDC 004.274

A.A. Barkalov, L.A. Titarenko, Y.E. Vizor, A.V. Matvienko, V.V. Gorina

Synthesis of Combined Finite State Machine with FPGAs

Keywords: combined FSM, FPGA, LUT, EMB, synthesis, graph-scheme of algorithm.

A method for synthesis of combined finite state machine (CFSM) with FPGA is proposed. An analysis of CFSM's peculiarities is given. The main feature of CFSM is an existence of two types of the output signals. Mealy outputs depend on the both inputs and states. Moore outputs depend only on the states. The known methods of CFSM design and conditions for their application and the method of the logical conditions replacement is thoroughly analyzed.

It allows using embedded memory locks (EMB) for implementing some part of CFSM circuit. It is shown that the situations are possible when not all address inputs of an EMB are used. The suggested method is based on using these free address inputs. It is proposed to connect a part of logical conditions with unused address inputs of EMB blocks. It allows diminishing for the number of look-up table (LUT) elements in the circuit of logical conditions replacement in comparison with known methods of CFSM design.

It is proposed to replace some part of the logical conditions set by additional variables. A design method based on such partial replacement is proposed. The method allows obtaining a CFSM circuit with the minimum number of table elements LUTs and memory blocks EMBs. Some additional optimization are possible for the replacement block of the logical conditions due to a special state assignment.

The main idea of the special state assignment is reduced the assignment neighbor codes for states with transitions depending on the same logical conditions. It allows diminishing the number of the literals in functions implemented of the block of the logical conditions replacement. An example of the studied method application is shown. The proposed method allows obtaining a circuit required minimum chip space and consuming minimum power in comparison with the known design methods. The conducted researches are based on some library of standard GSAs. The investigations show that for the majority of standard GSAs the proposed method produces the circuits with a single EMB.