

ПАРАЛЕЛЬНЕ СОРТУВАННЯ НА ОСНОВІ АНАЛОГОВОЇ НЕЙРОННОЇ СХЕМИ ЗНАХОДЖЕННЯ НАЙБІЛЬШИХ ЗА ЗНАЧЕННЯМИ З МНОЖИНИ СИГНАЛІВ

© Тимошук П.В., 2013

Для отримання розв'язку задачі паралельного сортування запропоновано використовувати аналогову нейронну схему знаходження найбільших за значеннями з множини сигналів. Схема є швидкісною, має просту структуру і може бути реалізована у сучасному апаратному забезпеченні. Роздільна здатність схеми є теоретично нескінченною і не залежить від значення її параметра. Середній час, необхідний для збіжності траєкторії змінної стану схеми до встановленого режиму, не залежить від розмірності вхідних даних. Наведено результати комп'ютерного моделювання схеми, які підтверджують теоретичні положення. Отримані результати свідчать про доцільність використання схеми для паралельного сортування.

Ключові слова: паралельне сортування, аналогова нейронна схема, апаратне забезпечення, роздільна здатність, збіжність траєкторії змінного стану, встановлений режим, розмірність вхідних даних.

Using the analogue neural circuit of searching signals with largest values among signal set is proposed for problem solving of parallel sorting. The circuit is fast, it has simple structure and can be implemented in a modern hardware. A resolution of the circuit is theoretically infinite and it is not dependent on a value of its parameter. An average time necessary for trajectory convergence of the circuit state variable to a steady state is not dependent on a dimension of input data. The results of the circuit computer simulations confirming theoretical statements are given. These results indicate about expediency of the circuit using for parallel sorting.

Key words: parallel sorting, analogue neural circuit, hardware, resolution, trajectory convergence of state variable, steady state, input data dimension.

Вступ

Як відомо, сортування можна визначити як процес впорядкування певних об'єктів. Операція сортування є дуже важливою і має численні застосування, такі як керування базами даних, комунікаційні мережі, цифрове оброблення сигналів, проектування великих інтегральних схем тощо [1]. Зокрема, у [2] метод сортування, який використовує так зване паралельне злиття і характеризується часовою складністю $O((n \log n)/p) + O((n \log p)/p)$ та просторовою складністю $2n$, де n – кількість упорядкованих даних, застосовується для впорядкування множин даних на p -процесорах. Порівняльний аналіз методу на 12-процесорній системі демонструє приблизно лінійне пришвидшення процесу сортування порівняно з послідовним методом Quicksort. У [3] мережева архітектура сортування застосовується для проектування медіанних фільтрів, а в [4] – для побудови ранжувальних фільтрів з використанням апаратного забезпечення. На основі сортувальних мереж проектуються фільтри, які використовуються в аналогових відмовостійких системах [5].

1. Огляд літературних джерел

Впродовж останніх десятиліть була розроблена велика кількість алгоритмів сортування, багато з яких реалізовано у сучасній схмотехнічній елементній базі [6, 7]. Головними цілями алгоритмів сортування є мінімізація як часу сортування, так і обсягу, необхідного для цієї пам'яті. Огляд різних послідовних алгоритмів сортування можна знайти у [8]. Велику кількість паралельних алгоритмів та архітектур сортування наведено в [9]. З розвитком нових технологій, особливо пов'язаних з великими інтегральними схемами, були запропоновані різні варіанти схмотехнічної реалізації моделей сортування [1, 10]. Зокрема, для розв'язання задач сортування були розроблені різноманітні нейронні мережі. Так, в [11] представлено нейроподібну динамічну систему, яка може використовуватись для сортування. У [12] розроблено мережі паралельного сортування, що ґрунтуються на нейронних мережах Хопфілда. У [13] запропоновано мережу, призначену для паралельного сортування, яка ґрунтується на так званих WTA-мережах. У [14] для реалізації сортування запропоновано використовувати квадратичний персептрон. Багато нейромережових моделей сортування ґрунтуються на використанні компараторів. Однак, оскільки у компараторах швидкість виконання операції порівняння обмежується швидкодією компараторів, такі моделі сортування мають невисоку швидкодію. У [1] запропоновано аналогову сортувальну нейронну мережу, у якій замість здійснення порівняння між окремими даними сортування виконується на основі розв'язання задачі мінімізації. Актуальним залишається розв'язання задач підвищення швидкодії і спрощення паралельного сортування даних.

2. Постановка завдання

Представимо результат сортування за паралельного сортування у вигляді перестановочної матриці, у якій “1” на перетині i -го рядка і j -го стовпця позначає i -й елемент a_i у невідсортованому списку та j -й елемент c_j – у відсортованому списку. Так, наприклад, матриця

$$\begin{array}{ccccccc}
 & c_1 & c_2 & c_3 & c_4 & c_5 & c_6 & \text{ранг} \\
 a_1 & 0 & 1 & 0 & 0 & 0 & 0 & 2 \\
 a_i & 0 & 0 & 0 & 1 & 0 & 0 & 4 \\
 a_3 & 1 & 0 & 0 & 0 & 0 & 0 & 1 \\
 a_4 & 0 & 0 & 0 & 0 & 0 & 1 & 6 \\
 a_5 & 0 & 0 & 0 & 0 & 1 & 0 & 5 \\
 a_6 & 0 & 0 & 1 & 0 & 0 & 0 & 3
 \end{array} \quad (1)$$

являє собою невідсортований список $\{a_1, a_2, a_3, a_4, a_5, a_6\}$ і отриманий на його основі впорядкований список $\{c_1, c_2, c_3, c_4, c_5, c_6\}$. Відсортований список, поданий вище у вигляді (1), за допомогою перестановочної матриці з використанням у її рядках “1”, подамо у такій узагальненій формі:

$$\begin{array}{ccccccc}
 & c_1 & c_2 & c_3 & c_4 & c_5 & c_6 & \text{ранг} \\
 a_1 & 0 & 1 & 1 & 1 & 1 & 1 & 2 \\
 a_2 & 0 & 0 & 0 & 1 & 1 & 1 & 4 \\
 a_3 & 1 & 1 & 1 & 1 & 1 & 1 & 1 \\
 a_4 & 0 & 0 & 0 & 0 & 0 & 1 & 6 \\
 a_5 & 0 & 0 & 0 & 0 & 1 & 1 & 5 \\
 a_6 & 0 & 0 & 1 & 1 & 1 & 1 & 3
 \end{array} \quad (2)$$

Розшифрування результатів сортування може бути реалізоване вилученням надлишкових елементів “1” у кожному стовпчику матриці (2) на основі такого логічного виразу:

$$c_{i+1} = c_i \cdot c_i' \cdot c_{i+1}', \quad i = 1, \dots, N-1, \quad (3)$$

де символом “ \cdot ” позначено логічний оператор AND, а символом “ $'$ ” – логічний оператор NOT [7].

Скористаємось для розшифрування результатів сортування таким спрощеним виразом:

$$c_1 = c'_1, c_{i+1} = c'_{i+1} - c'_i, i = 1, \dots, N-1. \quad (4)$$

Розглянемо підхід до розв'язання задачі паралельного сортування, який дає можливість спростувати здійснення впорядкування даних, підвищувати його швидкодію.

3. Результати дослідження

Визначатимемо елементи k -го стовпчика матриці (2), як $c'_k = S_k$, $k = 1, 2, \dots, N$, де S – ступінчаста функція, яка може бути подана у вигляді такої бінарної функції:

$$S_k(x) = \begin{cases} 1, & \text{if } a_{n_k} - x > 0; \\ 0, & \text{if } a_{n_k} - x \leq 0, \end{cases} \quad (5)$$

де $a = (a_{n_1}, a_{n_2}, \dots, a_{n_N})^T$ – вхідний вектор з різними за величиною елементами, впорядкованими у спадному за значеннями порядку, які задовольняють такі нерівності:

$$\infty > a_{n_1} > a_{n_2} > \dots > a_{n_N} > -\infty, \quad (6)$$

де n_1, n_2, \dots, n_N – номери першого найбільшого вхідного елемента, другого найбільшого елемента і т. д. до N -го найбільшого вхідного елемента включно; $c' = (c'_{k_1}, c'_{k_2}, \dots, c'_{k_N})^T$ – вихідний вектор, який може бути визначений на основі такого рівняння стану моделі неперервного часу аналогової нейронної схеми знаходження найбільших за значеннями з множини сигналів:

$$\dot{x} = -\alpha \begin{cases} x, & \text{if } E(x) > 0; \\ 0, & \text{if } E(x) = 0; \\ x - A, & \text{if } E(x) < 0, \end{cases} \quad (7)$$

із змінною стану $x \in \mathfrak{X}$ і початковою умовою $-\infty < x_0 < \infty$:

$$E(x) = K - \sum_{k=1}^N S_k(x) \quad (8)$$

– різницева функція; α – сталий параметр або коефіцієнт затухання, який використовується для керування швидкістю збіжності траєкторій змінної стану до КВТА-режиму [15].


Для здійснення паралельного сортування використаємо $N-1$ моделей (7) нейронних схем, призначених для знаходження найбільших за значенням з множини сигналів. Нехай кожна така модель обчислюватиме один стовпчик матриці сортування (2). Покладемо, що значення K зростають зліва направо від 1 до $N-1$. Тоді для розв'язання задачі паралельного сортування необхідно мати $N-1$ нейронів. При цьому досягається істотне зменшення кількості нейронів порівняно з іншими аналоговими сортувальними мережами, що містять N^2 нейронів [1, 16]. Зокрема, для визначення найбільшого елемента списку необхідна лише 1ВТА-модель (7) (тобто $K=1$). За $K=2$ КВТА-модель (7) визначає наступний елемент у списку без повторного визначення першого елемента. Отже, увесь список, що містить N елементів, може бути відсортований, використовуючи $N-1$ КВТА-схем без необхідності обчислення попередніх елементів [7].

4. Результати комп'ютерного моделювання

Для ілюстрації теоретичних результатів, наведених у роботі, розглянемо конкретний приклад з відповідним комп'ютерним моделюванням, який демонструє розв'язання задачі паралельного сортування на основі моделі неперервного часу аналогової КВТА нейронної схеми (7). Для цього скористаємось відповідними програмами у кодах мови високого рівня, призначеної для технічних обчислень, Matlab. Обчислення реалізуємо на персональному комп'ютері з тактовою частотою 1.81 Гц.

Приклад. Нехай необхідно відсортувати $N=6$ елементів вектора вхідних даних $a = [a_1, a_2, a_3, a_4, a_5, a_6] = [5, 3, 6, 1, 2, 4]$ за допомогою моделі неперервного часу КВТА нейронної схеми (7). Для цього необхідно використати п'ять нейронів на відміну від 36 нейронів, які потрібні

для аналогової сортувальної мережі з [1]. Задамо значення $\alpha=10^6$, $A=30$. Використаємо розв'язувач нежорстких диференціальних рівнянь зі змінною структурою Адамса-Башфорта-Мултона ODE113, задавши допустимі відносно і абсолютне відхилення завбільшки 10^{-25} . Отримані за однакової початкової умови $x_0 = 0$ траєкторії змінних стану п'ятих КВТА-моделей, використаних для паралельного сортування, показані на рисунку.



Траєкторії змінних станів п'яти КВТА-моделей (7), використаних для паралельного сортування елементів вхідних даних $a=\{5,3,6,1,2,4\}$, тобто $N=6$, $K=1,2,3,4,5$, для $\alpha=10^6$, $A=30$ і $x_0=0$

Динаміка значень ступінчастих функцій $S_k(x)$ (5) п'яти КВТА-моделей (7) у часових відліках $t_1=0$, $t_2=7.3 \times 10^{-19}$, $t_3=4.8 \times 10^{-14}$, $t_4=2.0 \times 10^{-9}$, $t_5=3.8 \times 10^{-6}$, $t_6=8.4 \times 10^{-5}$, $t_7=1.8 \times 10^{-4}$, $t_8=1.8 \times 10^{-4}$, $t_9=1.8 \times 10^{-4}$, $t_{10}=1.8 \times 10^{-4}$, $t_{11}=1.8 \times 10^{-4}$ є такою:

t_1	t_2	t_3	t_4	t_5
11111	11111	11111	11111	11111
11111	11111	11111	11111	00111
11111	11111	11111	11111	11111
11111	11111	11111	11111	00001
11111	11111	11111	11111	00011
11111	11111	11111	11111	01111

t_6	t_7	t_8	t_9	t_{10}	t_{11}
11111	11111	11111	11111	11111	11111
11111	00111	00111	00111	00111	00011
11111	11111	11111	11111	11111	11111
00001	00001	00001	00001	00000	00000
00011	00011	00011	00011	00011	00001
11111	01111	01111	01111	00111	00111

Як можна побачити з результатів комп'ютерного моделювання, коректне сортування вхідних даних досягається після часу збіжності меншого, ніж 2×10^{-4} с. Для порівняння час, необхідний для сортування таких даних за допомогою однієї з найбільш швидкодіючих і простих КВТА-нейронних мереж, запропонованих у [7], є більшим, ніж 2×10^{-3} с. Отже, час, необхідний для розв'язання задачі паралельного сортування на основі моделі неперервного часу аналогової КВТА-нейронної схеми (7), є меншим на порядок.

Висновки

У роботі розв'язується задача паралельного сортування на основі моделей аналогових нейронних схем, призначених для визначення максимальних за значенням з множини сигналів (7). При цьому досягається істотне зменшення кількості нейронів порівняно з іншими аналоговими сортувальними мережами. Запропонована схема паралельного сортування, сконструйована на основі моделі неперервного часу нейронної схеми (7), є простішою, ніж інші аналоги такого самого типу. Для розшифрування результатів сортування запропоновано використання спрощеного виразу. Результати комп'ютерного моделювання демонструють добру відповідність теоретичному прогнозу і свідчать про те, що модель неперервного часу аналогової нейронної схеми (7) може бути використана для підвищення швидкості розв'язання задач паралельного сортування.

1. Wang J. *Analysis and design of an analog sorting network* // *IEEE Trans. Neural Netw.*, vol. 6, no. 4, pp. 962–971, Jul. 1995. 2. Francis D.E. and Mathieson I.D. *Benchmark parallel sort for shared memory multi-processors* // *IEEE Trans. Comput.*, vol. C-37, pp. 1619–1626, 1988. 3. Chakrabarti C. *Sorting network based architectures for median filters* // *IEEE Trans. Circuits Syst. II*, vol. 40, no. 11, pp. 723–727, Nov. 1993. 4. Chakrabarti C. and Wang L.-Y. *Novel sorting network-based architecture for rank order filters* // *IEEE Trans. VLSI Syst.*, vol. 2, no. 4, pp. 502–507, Dec. 1994. 5. Johnson B. *Design and Analysis of Fault Tolerant Digital Systems*, Reading, MA: Addison-Wesley, 1989. 6. Rovetta S. and Zunino R. *Minimal-connectivity programmable circuit for analog sorting* // *IEE Proc. Circuits, Devices Syst.*, vol. 146, no. 3, pp. 108–110, Aug. 1999. 7. Wang J. *Analysis and design of a k-winners-take-all model with a single state variable and the Heaviside step activation function* // *IEEE Trans. on Neural Networks* 9, 1496–1506 (2010). 8. Knuth D.E. *The Art of Computer Programming, Sorting and Searching*. Reading, MA: Addison-Wesley, 1973. 9. Ald S.G. *Parallel Sorting Algorithms*. Orlando, FL: Academic, 1985. 10. Alnuweiri H.M. and Kumar V. K. P. *Optimal VLSI sorting with reduced number of processors* // *IEEE Trans. Comput.*, vol. C-40, pp. 105–110, 1991. 11. Brockett R.W. *Dynamical systems that sort lists, diagonalize matrices and solve linear programming problems*. *Linear Algebra and Its Applications*, vol. 146, pp. 79–91, 1991. 12. Takefuji T. and Lee K.-C. *A super parallel sorting algorithm based on neural networks* // *IEEE Trans. Circuit Syst.*, vol. CAS-37, no. 11, pp. 1425–1429, 1990. 13. Kwon T.M. and Zervakis M. *A parallel sorting network without comparators: A neural network approach* // in *Proc. Int. Joint Conf. Neural Networks*, vol. 1, Baltimore, MD, 1992, pp. 701–706. 14. Tseng Y.-H. and Wu J.-L. *Solving sorting and related problems by quadratic perceptrons* // *Electron. Lett.*, vol. 28, no. 10, pp. 906–908, 1992. 15. Тимощук П.В. *Модель аналогової нейронної схеми ідентифікації найбільших сигналів* // *Вісн. Нац. ун-ту “Львівська політехніка” “Комп'ютерні системи та мережі”*. – 2012. – № 745. – С. 180–185. 16. Kwon T.M. and Zervakis M. *KWTA networks and their applications* // *Multidimensional Syst. Signal Process.* – 1995. – Vol. 6, no. 4. – P. 333–346.