

УДК 681.325

В. А. Лукашенко¹, аспірант,
А. Г. Лукашенко¹, к.т.н.,
В. М. Лукашенко², д.т.н., професор,
С. А. Міценко², асистент

¹Інститут електрозварювання ім. Є. О. Патона НАН України
вул. Казимира Малевича, 11, м. Київ, 03680, Україна

²Черкаський державний технологічний університет
б-р Шевченка, 460, м. Черкаси, 18006, Україна,
kafedra_ckc@mail.ru

ГРАФОАНАЛІТИЧНИЙ МЕТОД ВИЗНАЧЕННЯ КІЛЬКОСТІ КОРТЕЖІВ ДЛЯ БАГАТОФУНКЦІОНАЛЬНОГО ТАБЛИЧНО-ЛОГІЧНОГО СПІВПРОЦЕСОРА

У статті представлено графоаналітичний метод проектування спеціалізованих співпроцесорів, які реалізуються на основі багатофункціонального таблично-логічного методу. Цей метод дозволить для заданих апаратно-часових обмежень оптимізувати морфоструктуру співпроцесора та скоротити час на етапі проектування.

Побудовано багатофункціональну модель перетворення завадостійкого коду в коди різних функцій та нормований графік оптимальної кількості кортежів за параметрами швидкодії та витрат на резервування.

Ключові слова: співпроцесор, кортеж, кодоперетворювач, таблично-логічний метод.

Вступ. Складність проектування сучасних співпроцесорів, що використовуються в промисловості, аеронавігації, а також в спеціалізованих локальних підсистемах керування промислової електроніки та обчислювально-вимірjuвальних комплексах, полягає у виконанні одночасно великої кількості експлуатаційних показників [1, 6–10].

Основні вимоги до співпроцесорів спеціального призначення є такими: малі апаратні витрати, висока швидкодія, висока точність відображення інформації, висока надійність, малі габарити, вага, вартість [2–5].

Успішні дослідницькі роботи В. І. Корнійчука, Д. В. Пузанкова, К. Г. Самофалова, В. П. Тарасенка, А. Godse, G. Haggard, R. Tokheim та ін. зробили великий вплив на проведення дослідження за цією тематикою.

Високу швидкодію мають співпроцесори, що реалізовані класичним табличним методом, але для прецизійної обробки інформації з операндами, які мають розрядність $n \geq 32$, об'єм таблиць числового блоку пам'яті визначається за формулою

$$V = n \cdot (2^n - 1),$$

при цьому кількість сформованих адрес дорівнює 2^n .

Наприклад, $n = 32$, тоді кількість адресних виводів становить $2^{32} = 4 \cdot 10^9$, а об'єм – $V = 32 \cdot (2^{32} - 1) \approx 10^{11}$ біт.

Апаратна реалізація співпроцесорів спеціального призначення з таким числом може призвести до великої кількості непридатних кристалів з пластини і, як наслідок, збільшується собівартість виробу. Крім того, з'являються приховані технологічні дефекти через відсутність 100 %-го контролю кожного виводу та $p-n$ переходів, це знижує час на працювання на відмову.

Тому пошук засобів та методів оптимального варіанта побудови прецизійних співпроцесорів, ефективних за швидкодією та надійністю, є задачею актуальною.

Постановка задачі. Відомо, що багатофункціональні таблично-логічні співпроцесори відтворюють значення відповідних функцій за допомогою однакових кортежів, розрядність кожного з них значно менша n , тому доцільно визначити довжину (кількість розрядів) кортежу.

При цьому недоліком послідовної обробки багаторозрядних операндів за допомогою одного кортежу є зменшення швидкодії, перевагою – мала кількість адресних виходів ($2^{n/m}$) та малий об'єм корегуючих констант [$n \cdot (2^{\frac{n}{m}} - 1)$]. Паралельна обробка вхідної

інформації одночасно за допомогою декількох кортежів збільшує витрати на співпроцесор. Крім того, для співпроцесорів спеціального призначення однією з основних вимог є їх висока надійність за рахунок створення резервних елементів.

Вирішення поставленої задачі. Мета роботи – визначення оптимальної кількості кортежів при обробці прецизійної інформації для заданих апаратно-часовими обмеженнями.

Для визначення оптимальної кількості кортежів пропонується графоаналітичний метод, який дозволить визначити резерв кортежів за умов обробки вхідного коду, але з меншими затратами та достатньою швидкодією.

Нехай значення кодових комбінацій розрядністю n представляються у вигляді кортежів, при цьому кількість розрядів кортежу дорівнює n/m , де m – кількість кортежів.

Враховуючи, що об'єм корегуючих констант V одного кортежу постійний і має вигляд

$$V = (2^{\frac{n}{m}} - 1) \cdot n/m,$$

тоді резервування можливо забезпечити або одним об'ємом корегуючих констант, або одночасно корегувати m об'ємів кортежів

$$V = m \left[(2^{\frac{n}{m}} - 1) \cdot n/m \right],$$

тобто апаратні затрати залежать від кількості кортежів m .

Швидкість багатофункціонального таблично-логічного співпроцесора, який відтворює функції $\sin(x)$, $\text{tg}(x)$, $\text{th}(x)$ від двійкового завадостійкого коду, детально описаного в роботі [7] (рис. 1), визначається за формулою

$$t_{зд} = 3 \cdot \left[(2^{\frac{n}{m}} - 1) \cdot t_{в} \right],$$

де $t_{в}$ – час одноразової вибірки з ПЗП;

3 – кількість функцій, що відтворюються;

$(2^{\frac{n}{m}} - 1)$ – кількість адрес вибірки з числового блоку пам'яті.




Рис. 1. Багатофункціональна модель перетворення завадостійкого коду в коди функцій $Y_s = \sin(x)$, $Y_{tg} = \text{tg}(x)$, $Y_{th} = \text{th}(x)$

Примітка: γ_{\sin} ; γ_{tg} ; γ_{th} – керуючі імпульси до процедур перетворення відповідних кодів.

Із рис. 1 видно, що формування відповідної функції здійснюється корегуванням завадостійкого коду з використанням одного числового блоку замість трьох, коли б вони будувалися на базі табличного класичного методу. Отже, за допомогою багатфункціонального таблично-логічного методу апаратної реалізації об'єм числового блоку зменшується більш ніж у три рази.

Визначення оптимальної кількості кортежів для багаторозрядних операндів запропоновано на основі графоаналітичного методу.

Сутність методу полягає в такій послідовності:

1 – розраховуються значення нормованої величини, що характеризують швидкодію за формулою:

$$t_{min}/t_i,$$

де $t_{min} = t_b$ – час вибірки інформації з ПЗП;

t_i – поточний час обробки інформації при відповідному значенні кортежу;

2 – розраховуються значення нормованої величини, що характеризують затрати на ре-

зервування числового блоку пам'яті від кількості кортежів m за формулою

$$C_i/C_{max},$$

де $C_{max} = mC_i$ – максимальні витрати числового блоку пам'яті при $m=1$;

C_i – затрати при відповідному значенні m ;

3 – будується нормований графік залежностей затрат на числовий блок пам'яті з резервування від кількості кортежів m ;

4 – будується нормований графік залежностей швидкодії від кількості кортежів m ;

5 – з'єднуються абсциси графіків п. 3, п. 4;

6 – визначається абсциса точки перетину залежностей;

7 – вибирається найближче ціле число, яке є оптимальним за швидкодією та апаратними затратами на резервування.

Характер залежностей затрат на числовий блок пам'яті з резервуванням від кількості кортежів m при $n = 32$ біт при $n/m = const$ та швидкодії для моделі багатфункціонального таблично-логічного співпроцесора зображено на рис. 2.




Рис. 2. Нормований графік оптимальної кількості кортежів за параметрами швидкодії та витрат на резервування

Аналіз нормованого графіка показав, що оптимальне число кількості кортежів знаходиться біля цифри 5 або 6.

Висновки:

1. Запропоновано графоаналітичний метод проектування співпроцесорів спеціального призначення, які реалізуються бага-

тофункціональним таблично-логічним методом. Це дозволяє для заданих апаратно-часових обмежень оптимізувати структуру співпроцесора і, як наслідок, скоротити час на проектування з підвищенням надійності за рахунок резервування.

2. Наведено оригінальну модель перетворення завадостійкого коду в коди функцій $Y_s = \sin(x)$, $Y_{tg} = \text{tg}(x)$, $Y_{th} = \text{th}(x)$, яка підтверджує можливість зменшення кількості числових блоків пам'яті.

3. Процедура візуалізації завдяки побудованому графіку у безрозмірних координатах для обробки n -розрядних операндів прискорює процес визначення оптимальної кількості кортежів за параметрами швидкодії та витрат на резервування. Показано, що для операндів з $n = 32$ оптимальна кількість кортежів дорівнює $m = 5-6$.

Список літератури

1. Utkina T. Yu. Development of the multiple criteria model of qualitative assessment of modern pulse reflectometers / T. Yu. Utkina // Вісник Черкаського державного технологічного університету. – 2013. – № 2. – С. 40–43.
2. Корпань Я. В. Методика по визначенню числа кортежів для табличного логічно-оборотного методу реалізації кодоперетворювача / Я. В. Корпань // Образование и наука на 21 века : материалы за 5-а международна научна практична конференция. – Т. 12. – София : «Бял ГРАД-БГ» ООД, 2009. – С. 5–8.
3. Лукашенко А. Г. Кортежний таблично-логічний метод реалізації цифрового багатфункціонального обчислювача / А. Г. Лукашенко // Вісник Черкаського державного технологічного університету. – 2014. – № 3. – С. 102–107.
4. Лукашенко В. А. Систематизація методів, моделей сопроцесорів для високошвидкісних, прецизійних мікропроцесорних проблемно-орієнтованих систем / В. А. Лукашенко, А. Г. Лукашенко, В. М. Співак // Вісник Хмельницького національного університету. – 2015. – № 1. – С. 164–169.
5. Лукашенко В. А. Удосконалення спеціалізованих таблично-алгоритмічних моделей сопроцесорів для лазерного технологічно-

го обладнання / В. А. Лукашенко // Електроніка-2015 : зб. статей VIII Міжнар. наук.-техн. конф. молодих вчених, (15–17 квітня 2015 р., м. Київ, Україна). – Київ : НТУУ «КПІ», 2015. – С. 236–239.

6. Пат. 104397 С2 Україна, МПК (2013.01) А61В 3/103 (2006.01), А61В 3/10 (2006.01), А61F 9/00, G01N 21/00. Швидкодійний рейтрейсинговий просторово роздільний рефрактометр / В. В. Молебний, С. В. Молебний, М. М. Сергієнко, В. І. Гордієнко, І. В. Мазурін, А. В. Буряк ; заявник та власник Молебний В.В. – № у 2013 05415; заявл. 26.04.2013; опубл. 27.01.2014, Бюл. № 2.
7. Пат. 89784 У Україна, МПК (2014.01) G 0 6F 5/00. Таблично-логічний перетворювач кодів / В. М. Лукашенко, І. А. Зубко, А. Г. Лукашенко, В. А. Лукашенко, М. В. Чичужко, Д. А. Лукашенко ; заявник та власник В. М. Лукашенко. – № у 2013 15042; заявл. 23.12.2013; опубл. 25.04.2014, Бюл. № 8.
8. Рудаков К. С. Двоквадрантна образно-знакова модель визначення ефективного маршрутизатора / К. С. Рудаков, В. М. Лукашенко, Т. Ю. Уткіна // Вісник Хмельницького національного університету. – 2015. – № 2. – С. 150–156.
9. Чичужко М. В. Sign model of qualitative assessment of modern basic components of wireless devices for transmission of signals / М. В. Чичужко // Вісник Черкаського державного технологічного університету. – 2015. – № 2. – С. 16–20.
10. Шадхін В. Ю. Аналіз сучасних супутникових навігаційних систем / В. Ю. Шадхін, С. О. Ковбасенко, Г. В. Бабій // Сучасні дослідження та розвиток : матеріали X Міжнар. наук.-практ. конф., (17–25 січня 2014 р., Софія, Болгарія). – Т. 28. – Софія : «Бял ГРАД-БГ» ООД, 2014. – С. 102–105.

References

1. Utkina, T. Yu. (2013) Development of the multiple criteria model of qualitative assessment of modern pulse reflectometers. *Visnyk Cherkaskogo derzhavnogo tehnologichnogo universytetu*, (2), pp. 40–43.

2. Korpan, Ya. V. (2009) The technique on the determination of tuples number for tabular logico-convertible method of code converter realization. *Obrazovanie i naukata na 21 veka: materialy za 5-a mezhdunarodna nauchna praktichna konferentsiya*. Sofia: «Byal GRAD-BG» OOD, (12), pp. 5–8 [in Ukrainian].
3. Lukashenko, A. H. (2014) Tuple tabular-logical method for realization of digital multifunctional computer. *Visnyk Cherkaskogo derzhavnogo tehnologichnogo universytetu*, (3), pp. 102–107 [in Ukrainian].
4. Lukashenko, V. A., Lukashenko, A. H. and Spivak, V. M. (2015) Systematization of methods, models of coprocessors for high-speed, precision microprocessor problem-oriented systems. *Visnyk Khmelnytskoho natsionalnoho universytetu*, (1), pp. 164–169 [in Ukrainian].
5. Lukashenko, V. A. (2015) Improvement of specialized tabular-algorithmic coprocessor models for laser technological equipment. *Elektronika-2015: zb. statei VIII Mizhnar. nauk.-tehn. konf. molodyh vchenyh, (15-17 kvitnia 2015 r., Kyiv, Ukraina)*. Kyiv: NTUU «KPI», pp. 236–239 [in Ukrainian].
6. Pat. 104397 C2 Ukraine, MPK (2013.01) A61B 3/103 (2006.01), A61B 3/10 (2006.01), A61F 9/00, G01N 21/00. Molebnyi, V. V., Molebnyi, S. V., Serhiienko, M. M., Hor-diienko, V. I., Mazurin, I. V. and Burak, A. V. Quick-operating retracing spatial split refractometer. № u 2013 05415. Appl. 26.04.2013. Publ. 27.01.2014. Bull. № 2 [in Ukrainian].
7. Pat. 89784 U Ukraine, MPK (2014.01) G 06F 5/00. Lukashenko, V. M., Zubko, I. A., Lukashenko, A. H., Lukashenko, V. A., Chychuzhko, M. V. and Lukashenko, D. A. Tabular-logical code converter. № u 2013 15042. Appl. 23.12.2013. Publ. 25.04.2014. Bull. № 8 [in Ukrainian].
8. Rudakov, K. S., Lukashenko, V. M. and Utkina, T. Yu. (2015) Two-quadrant image-sign model for the determination of effective router. *Visnyk Khmelnytskoho natsionalnoho universytetu*, (2), pp. 150–156 [in Ukrainian].
9. Chychuzhko, M. V. (2015) Sign model of qualitative assessment of modern basic components of wireless devices for transmission of signals. *Visnyk Cherkaskogo derzhavnogo tehnologichnogo universytetu*, (2), pp. 16–20.
10. Shadkhin, V. Yu., Kovbasenko, S. O. and Babii, H. V. (2014) The analysis of modern satellite navigation systems. *Suchasni doslidzhennia ta rozvytok: materialy X Mizhnar. nauk.-prakt. konf., (17-25 sichnia 2014 r., Sofiia, Bolhariia)*. Sofia: «Byal GRAD-BG» OOD, (28), pp. 102–105 [in Ukrainian].

V. A. Lukashenko¹, postgraduate student,

A. G. Lukashenko¹, Ph.D.,

V. M. Lukashenko², Dr.Tech.Sc., professor,

S. A. Mitsenko², assistant

¹E. O. Paton Electric Welding Institute of NAS of Ukraine
Kazimir Malevych str., 11, Kyiv, 03680, Ukraine

²Cherkasy State Technological University
Shevchenko blvd, 460, Cherkasy, 18006, Ukraine
kafedra_ckc@mail.ru

GRAPHIC-ANALYTICAL METHOD TO DETERMINE TUPLES NUMBER FOR MULTIFUNCTIONAL TABULAR-LOGICAL COPROCESSOR

Precision coprocessors are used in various fields of industry, their design must meet the following requirements: high accuracy and speed of information display, small hardware cost, small size, high reliability and so on. Therefore, the search for means and methods of optimal variant of the design of precision coprocessors with efficient performance and reliability, is an urgent task.

Graphic-analytical method for designing of specialized coprocessors, which are realized by multifunctional tabular-logical method, is presented in the article. This allows to optimize the coprocessor structure for given hardware and time constraints, and, consequently, to reduce the time for design with increased reliability due to redundancy.

The original model of conversion of noise-combating code into function codes, which confirms the possibility to reduce the number of numerical memory blocks, is shown. Visualization procedure due to the graph in non-dimensional coordinates to process n -bit operands speeds up the process of determining the optimal number of tuples by the parameters of the performance and redundancy costs. It is shown that for operands with $n = 32$ the optimal number of tuples is equal to $m = 5-6$.

Keywords: *coprocessor, tuple, code converter, table-logical method.*

Стаття надійшла до редакції 24.12.2015.

*Рецензенти: С. М. Первунінський, д.т.н., професор,
М. П. Мусієнко, д.т.н., професор*