Литература

- Лекция 17. Основные принципы нанотехнологии. Перспективы нанотехнологии в системах записи и хранения информации [Электронный ресурс] / Режим доступа : http://rudocs.exdat.com/docs/index-247352.html – 10.09.2014.
- Закон Мура и его влияние на микропроцессоры. Создаем свой процессор [Электронная версия] / Режим доступа : http:// www.igropolis.com/articles/46496/Zakon_Mura_i_ego_vliyanie_na_mikroprocessory.htm] – 12.09.2014.
- Friedrich, J. Constitutional Supercooling in Czochralski Growth of Heavily Doped Silicon Crystals [Electronic resource] / J. Friedrich, L. Stockmeier, G. Muller // Acta Physica Polonica. 2013. Vol. 124, Issue 2. P. 219. Available at: http://connection.ebscohost.com/c/articles/89750179/constitutional-supercooling-czochralski-growth-heavily-doped-silicon-crystals 10.09.2014. doi:10.12693/aphyspola.124.219
- 5th International Workshop on Crystal Growth Technology [Electronic resource] / Berlin, Germany, 2011. P. 32. Available at: http://iwcgt5.ikz-berlin.de/fileadmin/pdf/IWCGT5_Abstractbook.pdf – 01.09.2014
- 5. Патент RU 2257428. Бывалый [Электронная версия] / Способ получения однородных монокристаллов. опул. 27.07.2005. Бюл. № 21. Режим доступа: http://www.freepatent.ru/images/patents/211/2257428/patent-2257428.pdf. 15.09.2014
- 5th International Workshop on Crystal Growth Technology. June 26 30, 2011 Berlin, Germany. P. 79 [Electronic resource] / Available at : http://iwcgt5.ikz-berlin.de/fileadmin/pdf/IWCGT5_Abstractbook.pdf 15.08.2014
- 7. Нашельский, А. Я._Технология полупроводниковых материалов [Текст] / А. Я. Нашельский. М.: Металлургия, 1972. 432 с.
- Фалькевич, Э. С. Технология полупроводникового кремния [Текст] / Э. С. Фалькевич, Э. О. Пульнер, И. Ф. Червоный, Л. Я. Шварцман, В. Н. Ярким, И. В. Салли, Э. О. Пульнер, И. Ф. Червоный. – М.: Металлургия, 1992. – 408 с.
- 9. Глазов, В. М. Физико-химические основы легирования полупроводников [Текст] / В. М. Глазов, В. С. Земсков. М.: Наука, 1967. 367 с.
- Случинская, И. А. Основы материаловедения и технологии полупроводников [Текст] / И. А.Случинская. М.: Наука, 2002. – 376 с. – Режим доступа http://www.twirpx.com/file/96095/ – 17.08.2014

Типова схема компаратора включає диференціальний каскад, вихідну логіку та схему зміщення рівнів. Сучасні компаратори мають стробуючий вхід, що забезпечує порівняння вхідних сигналів тільки в момент подачі відповідного імпульсу. Це дозволяє надавати компараторам прицезійності, тобто порівнювати вхідні сигнали в той момент часу, коли це є необхідно із великою точністю

-

Ключові слова: операційний підсилювач, однопороговий аналоговий компаратор та гістерезисний компаратор Шмітта, бар'єр Шотткі

Типичная схема компаратора включает дифференциальный каскад, исходную логику и схему смещения уровней. Современные компараторы имеют стробирующий вход, обеспечивающий сравнение входных сигналов только в момент подачи соответствующего импульса. Это позволяет предоставлять компараторам прецизионности, т.е. сравнивать входные сигналы в тот момент времени, когда это необходимо с большой точностью

Ключевые слова: операционный усилитель, однопороговий аналоговый компаратор и гистерезисний компаратор Шмитта, бар'єр Шоттки

D-

1. Вступ

0

На практиці найбільше поширення отримали пристрої, які формують на виході або напругу протиУДК 681.3

DOI: 10.15587/1729-4061.2014.27559

СХЕМОТЕХНІЧНІ, ТЕХНОЛОГІЧНІ ТА ФІЗИКО-ТОПОЛОГІЧНІ МЕТОДИ ПІДВИЩЕННЯ ШВИДКОДІЇ ІНТЕГРАЛЬНИХ КОМПАРАТОРІВ

С.П.Новосядлий Доктор технічних наук, професор Кафедра комп'ютерної інженерії та електроніки Прикарпатський національний університет ім. В. Стефаника вул. Шевченка, 57, м. Івано-Франківськ, Україна, 76025 E-mail: nsp@mail.pu.if.ua

лежної полярності при практично рівних абсолютних значення, або напругу однієї полярності. Перший варіант характерний для використання в ролі схеми порівняння операційного підсилювача (ОП), а другий-при використанні спеціалізованих інтегральних схем. В другому випадку вихідні напруги компаратора узгоджені за величиною і полярністю із сигналами, що використовуються в цифровій техніці.

Виходячи із наведеного, можна сказати, що вхідний сигнал компаратора має аналоговий характер, а вихідний цифровий. Внаслідок цього компаратори часто виконують роль елементів зв'язку між аналоговими і цифровими пристроями, тобто виконують роль аналогово - цифрових перетворювачів (АЦП).

Викладені в статті схемотехнічні, топологічні та технологічні рішення, направлені на підвищення шивдкодії інтегральних компараторів реалізовувались на виробництві у ВАТ «Родон», яке було однією із головних організацій по розробці шивдкодіючих IC.

2. Аналіз досліджень і публікацій

Даний метод реалізований у швидкодіючих компараторів напруги LM160, LM161 фірми National Semiconductor. Ясно, що в тонкій базі біполярного транзистора об'ємний заряд, природньо, буде меншим ніж в товстій. Крім того, слабо легована база буде сприяти тому, що менша імовірність інжектованих дірок попаде в область колектора, і тому об'ємний заряд колектора також значно зменшиться. Використання тонкої слаболегованої бази, тим не менше має також один суттєвий недолік, який полягає у зменшенні величини оберненої напруги колектор-емітер (V_{сео}). Саме обернена напруга зменшується із-за наявного ефекту Ерлі «проколу» бази. Цей єфект має місце, коли ширина збідненого шару бази буде поширюватись на перехід колектор-база і досягає переходу емітер-база. Ефективна ширина бази скорочується до нуля і проходить пряма інжекція електронів із емітера в колектор. Тому розробка інтегрального компаратора повинна проводитись з врахування максимально можливої оберненої напруги колектор-база при використанні транзисторів із тонкою базою.

Ми вибрали схемотехніку мікросхем LM160, LM161 (фірми National Semiconductor) як прикладу інтегральних компараторів, в яких за рахунок використання транзисторів з тонкою базою у вихідному каскаді досягається висока швидкодія. Ці компаратори мають час спрацювання на рівні 12-13 нс (номінал) при скачку вхідної напруги в 10 мВ [1]. В цих компараторах використовується зменшення часу розсмоктування за рахунок використання великого оберненого струму бази транзисторів, що виходять із режиму насичення. Тут вхідний каскад є n-p-n-диференціальний підсилювач, зміщений джерелом струму з пасивним навантаженням і не великою величиною опору (100-200 Ом). Цей каскад через емітерні повторювачі з'єднуються із другим каскадом диференціального підсилювача, навантаженням якого вже є перетворювач струм-напруга. Тут два парофазних виходи другого каскада керують двома ідентичними схемами вихідного каскаду, по суті звичайними схемами швидкодіючої ТТЛ. Вихідний каскад живиться від окремого джерела живлення з напругою 5 В і тому рівні вихідної напруги компаратора є стандартними ТТЛ-рівнями.

На рис. 1, *а* приведена схема вихідного ТТЛ–каскаду та біполярних транзисторах з тонкою базою. В цій схемі напрями струмів показані при переключенні компаратора із високого стану в низький, тобто коли транзистор Q_3 виходить із режиму насичення. При високому рівні напруги на емітері транзистора Q_1 , перехід колектор-база Q_1 є відкритим. При цьому тече струм в базу транзистора Q_2 , який швидко відкривається. Як тільки транзистор починає проводити струм, він формує обернений базовий струм транзистора Q_3 із насичення[2].

При переключенні компаратора в протилежний стан струми змінюють напрями як це показано на рис. 1, *б*.





В той же час транзистор Q_4 відкривається, переводячи вихідну напругу в низький логічний рівень $Q_{\rm CE}({\rm sat})$ величиною 0,1–0,3 В у залежності від коефіцієнта розвітлення по виходу і опору навантаження.

Для переключення із низького стану у високий рівень напруги на емітері транзистора Q₁ повинен стати низьким, після чого цей транзистор Q_1 перейде в активний режим. Колекторний струм цього транзистора буде виконувати функції оберненого базового струму транзистора Q_2 , який переходить із режиму насичення в режим відсічки. Як тільки транзистор Q_2 переходить в режим відсічки, транзистор Q_4 закривається, а транзистор Q_3 відкривається. В цьому випадку вихідна напруга збільшується до рівня логічної одиниці, рівної V⁺ – V_{BE} – V_{дб} \cong 5–0,7 = 3,6 В. Таким чином, транзистори Q_2 і Q_3 достатньо

Таким чином, транзистори Q_2 і Q_3 достатньо швидко виходять із режиму насичення за рахунок швидкодіючих властивостей керуючого транзистора Q_1 і для $Q_2 - Q_1$, а для Q_3 – транзистора Q_2 . Обернений базовий струм в обох випадках буде набагато більшим, ніж прямий за рахунки високого коєфіцієнта передачі за струмом керуючого транзистора.

В цьому виконанні компаратора слабе легування баз транзисторів вихідного каскаду досягається багатозарядною імплантацією бора (BF_3^{++}), а емітера – двозарядними іонами миш'яку (A_s^{++}) або фосфору (P^{++}) і миш'яку для глибокого колектора.

Швидкодію таких компараторів також можна досягнути шляхом зменшення часу спрацювання, з рівня 8–12 нс шляхом використання у вхідному диференціальному каскаді супер-бета транзисторів, як не зроблено в ОП серії 140926 [3].

3. Формування цілей і задач

3. 1. Підвищення швидкодії компараторів шляхом використання транзисторів Шотткі

Одним із найбільш ефективних методів зменшення часу переключення транзистора – це використання діодів з бар'єром Шотткі, включених паралельно переходу колектор-база транзисторів. Діод Шотткі, як правило, виконується на основі переходу метал – напівпровідник, що має випрямляючу властивість (рис. 2).



Рис. 2. Структура діода Шотткі і його енергетична діаграма: *а* – при нульовому; *б* – прямому і оберненому зміщенні

При формуванні бар'єра Шотткі на n−Si частіше всього використовують золото, алюміній, хром і платину. Напівпровідником зазвичай служить n−Si або GaAs з помірною концентрацією акцепторів з питомим опором від 0,1 до 10 Ом см. Шар металу представляє досить тонку металеву плівку, товщина якої спадає 0,8–1,2 мкм, що формується магнетронним розпиленням відповідної мішені.

На рис. 2, б показана енергетична діаграма бар'єра Шотткі, сформованого між n–Si і металом. Висота бар'єра або контактний потенціал $\varphi_{\rm B}$ переходу метал n–Si є рівною 0, 56 В для Cr, 0,68 В для Al 0,81 В для Au і 0,9 В для Pt. Це потенціальний бар'єр на шляху протікання електронів із металу в напівпровідник, причому висота його є достатньою для запобігання якого – небудь струму електронів в цьому напрямі [4].

Висота потенціального бар'єра для протікання електронів із напівпровідника в метал – ϕ_{B} , зазвичай, лежить в діапазоні 0,25-0,4 В. Порівнюючи його значення з контактним потенціалом (контактної різниці потенціалів) p-n-переходу в Si від 0,8 до 0,9 В, можна зробити висновок, що внаслідок більш низького бар'єру для протікання електронів в діоді Шотткі, напруга зміщення, яка необхідна для забезпечення заданого значення рівня струму через діод Шотткі, приблизно в 2 рази менша, ніж в діоді на основі *p*-*n* переходу. На рис.36 подана енергетична діаграма для нульового, прямого і оберненого зміщення. Якщо пряме зміщення, то метал (анод) стає позитивним по відношенню до напівпровідника (катоду). Висота бар'єра зменшується до $\,\phi_{B}\,-\,\phi_{F}$, де $\,V_{F}\,$ – пряма напруга зміщення [5]. Прямий струм через бар'єр є зв'язаний з прямим зміщенням експоненційною залеж-

ністю:
$$I_F = I_0 \left(\exp \frac{V_F}{V_T} - 1 \right) \cong I_0 \exp \frac{V_F}{V_T}$$
. Рівень прямої

напруги зміщення, який є необхідний для отримання струму через діод в міліамперному діапазоні 0,35 В в порівнянні з напругою 0,65–0,7 В, характерним для p-n-переходу в n–Si. З точки зору прямого спаду

напруги, діод з бар'єром Шотткі в $n-Si \in$ аналогічний діоду на основі p-n-переходу в германій (Ge).

На рис. 3, *а*, *б* показано транзистор Шотткі і його структуру в інтегральному виконанні.

Зазвичай діод Шотткі виготовляється як нероздільна частка структури транзистора, і тому такий транзистор називають транзистором Шотткі. Саме діод Шотткі формується шляхом нанесення металу, який перекриває базову і колекторну області, тобто p-in-області. Такяк рухливість електронів в 2-2,5 рази є більшою за рухливість дірок, то такий транзистор Шотткі формується на *n-Si*. Тут слід зауважити, що рухливість електронів в арсеніді галію є більшою в З рази за рухливість дірок в GaAs і в 5 разів за рухливість дірок в Si, то швидкодія арсенідгалієвого транзистора Шотткі теж буде в 2,5-3 рази більшою за швидкодію кремнієвого. А про це ми скажемо дещо нижче.

Коли перехід колектор-база зміщується в прямому напрямі, то діод Шотткі відкривається при прямій напрузі на рівні 0,2-0,3 В, а при напрузі 0,3-0,4 В він стає повністю провідним. При цьому діод Шотткі шунтує струм через перехід колектор-база транзистора. Таким чином, при використанні діода Шотткі пряма напруга зміщення на базі переходу емітер — база не буде перевищувати 0,3-0,4 В, так як поріг провідності в p-n-переходу на n-Si складає біля 0,5 В, то ми можемо сказати, що обмежувальна дія діода Шотткі не дозволяє при такій напрузі відкриватись переходу емітер-база.



Рис. 3. Схема транзистора: *а* – Шотткі; *б* – його структура

В результаті перехід колектор – база не буде проводити електричний струм причому не буде як інжекції дірок із бази в колектор, так і емісії електронів із емітера в базу. Тому об'ємний заряд буде визначатись тільки електронами, які пролітають через активну базу: $Q_s = Q_B = I_c t_{\rm tr}$. Так, як $I_B(R) t_s \cong Q_B$, то вираз для часу розсмоктування носіїв запишеться: $t_s = [I_c(sat)/I_B(R)] t_{\rm tr}$, де $I_B(R)$ – обернений базовий струм. Час прольоту в інтегральних п-р-п-транзисторів досить малий, на рівні 30–100 πc , тому в транзисторах Шотткі можна досягнути часу розсмоктування на рівні і менше 1 нс [6].

Тепер швидкість переключення транзистора обмежена головним чином часом, необхідним для зміни спаду напруги на ємності переходу емітер – база, яка відповідає часу спаду.

Оскільки, $\Delta V_{BE} = \Delta Q_{BE} / \Delta C_{BE} \cong I_{a}(R) / C_{BE}(R) t_{fall}$ (C_{BE} , то отримаємо: $t_{fall} \equiv \Delta V_{BE} C_{BE} / I_{B}(R)$. Прийнявши, що $V_{BE}(sat) \cong 0.8$ В, а $V_{BE}(cutoff) \cong 0.5$ В, то зміна напруги емітер – база, яка необхідна для переходу транзистора із режиму насичення в режим відсічки складає біля 0,3 В. При $C_{BE} = 10 \pi \phi$, і IB(R)= $I_{B}(R) =$ =10 мА=3 с, то час спаду, таким чином, транзистор Шотткі можна забезпечити час переключення меншим 3 нс, а значить вигідно формувати на ньому швидкісні компаратори.

Компаратор NE529 фірми Signetics – приклад компаратора, в якому використанні транзистори Шотткі. При скачку вхідної напруги 50 мВ цей компаратор має наступні часи спрацювання:

 $t_p d(0)=10$ нс (номінал) і 20 нс (максимум) — при переході в низький рівень (0);

 $t_p d(1)=12$ нс (номінал) і 20 нс (максимум) — при переході у високий рівень (1).

На рис. 4, *a*, *б* приведені його часи спрацювання при різних передачах вхідної напруги.

Принципова схема компаратора NE529 на транзисторах Шотткі приведена на рис. 4. Вона як і попередні схеми компараторів, містить два послідовних з'єднаних *n*-*p*-*n* і *p*-*n*-*p*-диференціальних підсилювачів, які керують двома комплементарними ТТЛ - схемами. Вхідним каскадом служить диференціальний підсилювач на біполярних транзисторах $\mathbf{Q}_1\,$ і \mathbf{Q}_2 , зміщених джерелом струму на транзисторі Q₂₇. Для досягнення високої швидкодії навантаження цього диференціального підсилювача є пасивним з використанням опорів R₂ і R₂ (по 1,5 кОм номіналом) [7]. Постійна складова вхідної напруги першого каскаду зсунута вниз за допомогою емітерних повторювачів на транзисторах $\mathbf{Q}_4~$ і $\mathbf{Q}_5~$ та стабілітронів Д₄ і Д₅. Зміщення цієї схеми зсуву приводиться транзисторами джерела струму Q і Q₇. Повний зсув постійної складової є рівний: $V_{BE} + V_2 \cong 7,0$ В.



Рис. 4. Час спрацювання компаратора: *a* — на транзисторах Шотткі NE 529 фірми Signetics при різних напругах переключення; *б* — час спрацювання на різних виходах при дії вхідної напруги переключення

Другий каскад диференціального підсилювача виконаний на транзисторах Q_{10}, Q_{11} , які є зміщені джерелами струму на транзисторі Q_8 . В ролі навантаження кожної із половин диференціального підсилювача використовується схема перетворювача струм – напруга з низьким вхідним опором, яка складається, з однієї сторони із Q_{12}, R_{11} (75 Ом) і Q_{13} (1 кОм) та із Q_{13} , R_{12} і R_{14} – з другої сторони.

Вхідна напруга другого диференціального каскаду використовується для керування вихідними схемами ТТЛ (A і B), які працюють в протифазі. ТТЛ – схеми мають активну двотактну конфігурацію для забезпечення швидкого заряду і розряду ємності навантаження, причому транзистори Q_{17} і Q_{18} та Q_{23} і Q_{24} використовуються для видачі струму в навантаження, а транзистори Q_{10} і Q_{20} та Q_{25} , Q_{26} – для споживання струму із навантаження. Тут слід відзначити, що більшість транзисторів схеми – це транзистори Шотткі. Виключення складають транзистори, які не попадають в область насичення, такі як Q_4 і Q_5 , Q_{10} , Q_{11} , Q_{18} . Крім цього, немає ніякої необхідності застосовувати транзистори Шотткі в схемах зміщення – це економія площі кристала.

З метою отримання сумісних з ТТЛ вихідних рівнів ТТЛ – каскади можуть живитися окремо від останньої схеми постійною напругою 5,0В; для цього передбачений спеціальний вивід V_2^+ . Для забезпечення високої швидкодії і великого діапазону синфазної вхідної напруги для живлення даної схеми можна використовувати більш високу напругу живлення $V_1^{\pm} = \pm 10$ В.

Основний недолік схеми: транзистори Шотткі топологічно займають більшу площу кристалу і технологія їх формування є дещо складнішою.

Подальше підвищення швидкодії компараторів на основі транзисторів Шотткі може бути реалізоване на арсенідгалієвих епітаксійних структурах, які виконані на Si – підкладках. Завдяки тому, що рухливість електронів а GaAs складає > 3500 см²/В·с, що майже в 3 рази більша за рухливість електронів в монокремнії, то і швидкодія таких компараторів може бути збільшена як мінімум в 3 рази, тобто їх час спрацювання може досягати $3-5\pi c$. Такий технологічний процес нами розроблений і запатентований.

3. 2. Мікропотужний К-МОН-компаратор напруги

К–МОН–інвертор, що поданий на рис. 5, може бути використаний в ролі основного елемента при побудові малопотужного компаратора напруги.

В К-МОН-інверторі, який працює в області переключення з високим коефіцієнтом підсилення, або ПТ будуть відкриті і будуть працювати або в режимі насичення або в активному режимі польовий транзистор можна розглядати в ролі навантаження другого. Для обох польових транзисторів справедливе співвідношення $I_{\rm ds} = K (S_{\rm GS} - V_t)^2$, де параметри К і V_t залежать від властивостей кожного із транзисторів Q_1 чи Q_2 . Динамічна передатня провідність визначається виразом:

$$g_{fs} = dI_{gs} / dV_{Gs} = 2K(V_{Gs} - V_t) = 2I_{gs} / (V_{Gs} - V_t).$$

Активним навантаженням кожного польового транзистора є динамічний опір, стік – витік r_{ds} другого польового транзистра. Цей опір приблизно є рівний $r_{ds} = V_A / I_{AS}$, де V_A – коефіцієнт модуляції довжини каналу, який зазвичай лежить в діапазоні, від 30 до 300 В. Аналізуючи взаємодію таких польових транзисторів в простому випадку, при $K_p = -K_n$, $V_{tn} = -V_{tp}$ (порогова напруга) і $V_{An} = -V_{Ap}$, то для коефіцієнта підсилення за напругою цієї КМОН – схеми можемо записати:

$$A_{V} = 2g_{fs}(r_{AS} / 2) = \frac{2I_{AS}}{2V_{GS} + V_{t}} \cdot \frac{V_{A}}{I_{AS}} = 2V_{A} / (V_{GS} - V_{t}).$$

В таких умовах робоча точка спокою, яка знаходиться в середині діапазону переключення, приблизно є рівною середньоарифметичному двох напруг живлення V⁺ iV⁻, так що V_{GS}(n) = $-V_{GS}(p) = V^+ - V^- / 2$. Відповідно вираз для коєфіцієнта підсилення можна вже подати у вигляді:



Рис. 5. Еквівалентна схема: *a* — К-МОН-інвертор; *б* — принципова схема КМОН-компаратора напруги; *в* — його передатна характеристика

Наприклад, якщо $|V_t| = 2,0 \text{ B}$, $V_A = 60 \text{ B}$ для обох транзисторів, а повна напруга живлення (розмах) $(V^+ - V^-) = 10 \text{ B}$, то результуючий коефіцієнт підсилення буде $A_V = 2 \cdot 30 / (5 - 2) = 40$. Якщо живлення довести до 5 В, то коефіцієнт підсилення за напругою в області переключення може досягти значення 240 і більше.

На рис. 6, б, в подана схема КМОН-компаратора напруги та його передатна характеристика. Транзистори $Q_1 - Q_3$ виконують функцію аналогових ключів, а саме КМОН-інвертор може містити один або декілька КМОН-каскадів.

Коли потенціал φ_1 , має високий рівень, транзистори Q_1 і Q_2 відкриваются, а для КМОН-інвертора, можна записати $V_i = V_0 = V_Q$. Напруга на ємності C_1 рівна $V_{REF} - V_Q$. Потім потенціал φ_1 , приймає значення і ключі Q_1 і Q_2 закриваються. Коли потенціал φ_2 досягає високого рівня, то відкривається транзистор Q_3 . Проте напруга на ємності C_1 змінюватись скачком не може, так як при закритому транзисторі Q_2 струм через конденсатор не тече. Оскільки напруга на лівій обкладинці конденсатора зміниться від величини V_{REF}

до V_A , напруга на вході К-МОН-інвертора відповідно зміниться на $\Delta V_A = V_{REF} V$ від V_Q до $V_Q + \Delta V_i$. Це приводить до того, що вихідна напруга V_0 переключиться або в низький стан (рис. 6, *e*), якщо $V_S > V_{REF}$ (тобто $\Delta V_i > 0$), або у високий стан, якщо $V_S < V_{REF}$ (тобто $\Delta V_i < 0$) [8].

Вся схема компаратора напруги може бути виконана тільки на МОН-транзисторах, тому такий компаратор буде займати дуже малу площу на кристалі (а значить виготовлення буде супроводжуватися високим виходом), що особливо є важливим при реалізації паралельних аналогово-цифрових перетворювачів, для побудови яких необхідно розміщувати на кристалі велике число компараторів (≥100). Ще однією перевагою К-МОН-інверторів є їх дуже низьке споживання потужності. Перехід від кремнієвої технології до арсенідгалієвої збільшує швидкодію компараторів майже в три рази за рахунок того, що рухливість електронів в GaAs є більшою в три рази в порівнянні

з кремнієм. Ще одна перевага арсенідгалієвих компараторів перед кремнієвими полягає у використанні бар'єрів Шотткі для формування комплементарних структур, технологія яких розроблена. Зупинимось на її особливостях при формуванні;





Рис. 6. Технологічний процес формування р—канальних самосуміщених польових транзисторів Шотткі на основі бар'єів WN_x до p—GaAs

GaAs-КМОН-структур із самосуміщеним WN_x – затвором (із нітриду вольфраму).

Розвиток технології GaAs BIC сьогодні повністю сконцентрувались навколо логічних схем, які виконуються тільки на *n*-канальних ПТ із затвором Шотткі (ПТШ). При переході до комплементарних структур BIC на ПТШ однією з основних проблем є мала висота бар'єра Шотткі на арсеніді галію р–типу (p–GaAs).

В цьому розділі, ми подаємо виготовлення затвору на основі реактивного напиленого магнетронним ВЧ-розпиленням вольфрамової мішені в аргонно – азотній плазмі, який може бути використаний так і для формування контакта (бар'єра Шотткі) як для п-канальних, так і *p*-канальних ПТШ.

Так як при виготовленні самосумісних ПТШ тугоплавкий матеріал затвора використовується як маска в процесі іонної імплантації, контакт (бар'єр) Шотткі повинен витримувати наступну фотонну термообробку, яка є необхідною для активації імплантованої багатозарядної домішки.

Саме в даній роботі вперше проведені експериментальні дослідження дії нагрівання на висоту бар'єра, що формується контактом Шотткі нітриду вольфраму (WN_x – типу) до p–GaAs для створення комплементарних структур на бар'єрах Шотткі збагаченого та збідненого типу.

Для таких досліджень використовувалась підкладка GaAs, що була вирізана із злитка, вирощеного метог дом Бріджемена 50 мм та легована Si - до N $\leq 10^{16}$ см⁻³. За допомогою хімічного осадження із газової фази металоорганічного галію, і згину був вирощений епітаксіний шар товщиною 0,5 легований кремнієм до концентрації $5 \cdot 10^{14}$ см⁻³, тобто використовувались арЯк бачимо із рис. 6 ретроградні стік — витокові області польових транзисторів формувались багатозарядною імплантацією магнію (Mg^{++}) з дозою $10-25 \text{ мкм / см}^2$ при енергії 75 кеВ на глибину 0,25 мкм [9].

Для захисту сформованих структур та приведення активної імплантованої домішки (Mg^{++}) при формуванні p⁺ –стік – витокових областей наносилилось (БФСС) борофосфорносилікатне скло (товщиною 0,5 мОм) динамічним пірогенним осадженням в реакторі пониженого тиску типу «Ізотрон–З». Активація p⁺ –домішок проводилась фотонним імпульсивним підпалом на установці «Імпульс–З» протягом 4–6 с. Сформовані потім константи осадженням плівки золота із водневого розчину золото хлористоводневої кислоти та напилення сплаву AnZn та іншим фрезеруванням. Рипавлялись протягом 15хв в атмосфера аргону при T=450 °С.

Висота бар'єра Шотткі $\varphi_{_B}$ і діодний коефіцієнт (неідеальності) п визначність на основі вольфрамових характеристик за допомогою рівнянь термоелектронної емісії.

Отримана для виготовлених тестових діодів залежність висоти бар'єра $\varphi_{\rm B}$ та діодного коефіцієнта п від температури відралу, що приводилась після осадження, показано на рис. 7, *a*, *b*, де 1 – це висота бар'єра $\varphi_{\rm B}$, 2 – величина додатного коефіцієнта. Як бачимо, температурний відпал значно понижує висоту бар'єра Шотткі. Ці результати подані на графіку в порівнянні: з опублікованими значеннями для n–GaAs IITШ, які теж мали бар'єри Шотткі на основі нітриду вольфраму. Як бачимо, можна визначити такий температурний режим відліку, який практично зрівнює висоту бар'єрів Шотткі для *p* – і *n*–канальних IITШ. Це температура в

межах 520–720° С протягом 5–10 с фотонного температурного відпалу.



Рис. 7. Залежність висоти бар'єра Шотткі на WN_x для n— і р—типу ПТШ та діодного коефіцієнта від температури відпалу: *а* — вольтамперна характеристика р—канального ПТШ; *б* — передатна характеристика ПТШ; *в* — збіднені і збагачені ПТШ

Як відомо, сума бар'єрів Шотткі на матеріалах p-in-типу повинна бути рівною ширині забороненої зони.Як бачимо є діапазон температур відпалу, при якійбар'єри стають однаковими. Це є важливо для побудови комплементарних структур на ПТШ, сформованихна GaAs.

Ще раз аргументуємо технологічні особливості формування р-канальних ПТШ. Активний напал формувався за допомогою селективної імплантації Ве+ на глибину 0,1 мкм при енергії 50 мВ і дозі $5 \cdot 10^{12}$ см⁻². Активація імплантованої домішки Ве+ провадилась для беззахисної плівки в атмосфері Ar/AsH₃ фотонним відпалом при T=720 °С протягом 10 с, що забезпечує досить високий рівень активації (>48 %). Затвор із нітриту>вольфраму WN_x формувався розпиленням вольфрамової мішені в аргонно-азотній плазмі. Стік витокові p⁺ – області були виготовлені шляхом реброградної імплантації двозарядних іонів магнію Mg++ 3 енергією 75-120 КеВ з дозою 1 10¹³см⁻² з використанням самосуміщеного затвору WN_x - типу. Активація домішки в спін – витокових областях приводяться фотонним імпульсом відпалом протягом 4 секунди при Т=720 °С.

За допомогою вимірювання ВАХ затворів ПТШ із розмірами 4х24 мкм було визначено, що висота бар'єра для WN_x – затвора при формуванні р - ПТШ типу була в межах $\phi_\beta = 0,680,02$ eB, а діодний коефіцієнт n = 1,35±0,12. Були також вимірювані параметри ПТШ, що відповідали рівнянню:

 $I_{DS} = K(V_G - V_T)^2$,

де $I_{\rm DS}$ — струм насичення менший стік — витік, $V_{\rm G}$ — напруга на затворі, $V_{\rm T}$ — порогова напруга. При довжині затвора 4 мкм типова порогова напруга ПТШ складала — $250\pm15\,{\rm mB},$ а довжина затвора 1,2 мкм по-

рогова напруга зменшувалась до величини 100 ± 15 мВ, що вказує на вплив короткого каналу. При розмірах затвору 1,2 х 24 мкм коефіцієнт *К* складав величину 0,0880,012 мА / В², що визначалось різною величиною рухливості електронів і дірок. На рис. 8, *б* приведені вихідні ВАХ *p*-канальних ПТШ з WN_x – затвором розміром 1,2х24 мкм. Крутизна характеристики не перевищувала 4,5 мкм/мм. Приведені розробки комп'ютерного моделювання за допомогою програми SPICE логічних впливів (інверторів), поданих на рис. 8, *a*, на рис. 8, *b* передатня характеристика збагаченого та збідненого ПТШ. Вентилі (с) і (d) на рис. 8 мають діоди, що зсувають рівень.

Введення додаткових діодів зсуву рівня що дозволяє підвищувати напругу живлення E_{π} від 0,75 до 1,2 В. Вентилі в) і d) є квазікомплементарними, бо в них p-ПТШ реагує в режимі збіднення. Результати моделювання демонструє A, B, C, D по рис. 9. інверторам що подані на рис. 8.



Рис. 8. Логічні вентилі (інвертори) на *а, б* – збагачених та *в, е* – збіднених ПТШ із Wn_x – затвором

Таким чином, технологія формування комплементарних IC на ПТШ вимагає узгодження процесу формування n- і p- канальних ПТШ для забезпечення необхідноївисотибарєрівтапороговоїнапруги. Ціпараметри визначаються технологією формування WN_x – затворів та режимом фотонної активації імплантованих домішок берилію та магнію. Це вимагає проведення додаткових досліджень по оптимізації електрофізичних параметрів структур IC з використанням тестового контролю. Як бачимо КМОН-компаратори на GaAs ПТШ мають не таку високу швидкодію (в ПТШ відсутнє накопичення заряду), але і суттєво зменшують потужність споживання.



Рис. 9. Залежність швидкодії вентилів від потужності споживання

3. 3. Технологічний процес ізопланарної біполярної мікросхеми аналогового компаратора

Даний процес буде розглядатись на прикладі мікросхеми, основним елементом якої є біполярний транзистор, зображений на рис. 10, *а, б.* Послідовність технологічних процесів формування таких інтегральних аналогових компараторів будемо використовувати даний рисунок. В ролі підкладки використовується пластини кремнію з епітаксійним шаром п – типу КЕС (з концентрацією домішки $5 \cdot 10^5 - 10^{16}$ см⁻³) із захованим параметрами п⁺ – КЕС типу з поверхневим опором 10-35 Ом/м сформованими багатозарядною імплантацією миш'яка As⁺⁺.

Технологія формування кремнієвих епітаксійних структур (КЕС) повністю усуває явища автолегування та зміщення захованого шару. Тут слід зауважити, що рівень поверхні областей із захованими шарами є нижче рівня решти поверхні областей із захованими шарами є нижче рівня решти поверхні підкладки, що дає можливість після епітаксійного нарощування суміщати рисунок захованого шару з рисунком топології в других шарах транзисторної структури. Формування захованого шару відповідно здійснюється фотолітографічним процесом на діоксиді кремнію з використанням анізотропного плазмохімічного травлення.



Рис. 10. Інтегральний біполярний транзистор: *a* – топологія; *б* – структура

Перша група технологічних операцій направлена на отримання електричної ізоляції між елементами мікросхеми. На поверхні кремнієвої підкладки із захованими шарами (КЕС) термічним оксидуванням в реакторі пониженого тиску формується плівка SiO₂ , на яку осаджується із парогазової суміші моносилана і аміаку плівка нітриду кремнію (Si₃N₄), яка виконує роль маскуючого покриття при локальному окисленні кремнію. Товщина маскуючої нітридної плівки складає 50-100 нм. Під шар діоксиду товщиною 0,15-0, 25 мкм є буфером між кремнієм і маскою (Si_2N_4) . Його присутність понижує термомеханічні напруження в кремнії, які викликані високою твердістю (Si_3N_4) , і тим самим понижується ефективність приповерхневої дифузії кисню і імовірність утворення структури типу «пташиний дзьб» різко понижується з використанням термоепітаксійного осаджування на установці «Термоком» при тиску 10-15 атм [10].

Другий процес фотолітографії проводиться з метою отримання (топології) ізолюючих областей SiO₂ та р⁺⁺ – шарів. Використовуючи в ролі захисної маски фоторезист як захисної маски плазмохімічному травленні у фтормісній плазмі $CF_4 + O_2$ страмається плівка Si_3N_4 , SiO_2 , а також частина епітаксіного шару (5–10 мкм), яка складає біля 0,55 його загальної товщини. В цьому випадку проходить планаризація поверхні підкладки, тобто ізолюючий шар SiO₂ росте таким чином, що його поверхня площина і поверхня кремнію лежать в одній площині.

Після завершення процесу фотолітографії фоторезист як межа не віддаляється і провадиться багатозарядне іонне легування бору (B^{++}) для створення p^+ – областей, при цьому маскою при локальній імплантації виступає двошарова плівка SiO₂ + Si₃N₄ та фоторезист. Товщина p^+ – шару вибирається такою, щоб частина цього шару після термооксидування при тиску

10-12 атм зберігалась під шаром SiO_2 . Наявність сильнолегованої p^+ – області під ізолюючим SiO_2 запобігає утворенню під ним поверхнею інверсного шару, що суттєво збільшує порогову напругу паразитних транзисторів і створює надійну локальну ізоляцію між елементами мікросхеми компаратора [11].

Після видалення фоторезиста в кисневій плазмі проводиться локальне термічне оксидуваня в установці «Термоком» при T=720 °С і тиску 10–12 атм для формування ізолюючих областей SiO₂ поверхні р⁺ – шару, які перекриваються за товщиною весь епітаксіний шар. Плівка Si₃N₄ видаляється хімічним травленням в гарячій ортофосфорній кислоті.

Після завершення операцій по формуванню локальної ізоляції формується транзисторна структура. Знову формується термічне оксидування і фотолітографія в шарі фоторезиста ФНПЗ83 створюється рисунок – технологія базових областей. При використанні фоторезиста як маски проводиться локальна багатозарядна імплантація бору (В⁺⁺) через плівку SiO₂ та товщиною 1–2 мкм. Імплантація домішки (В⁺⁺) через плівку SiO₂ знижує концентрацію радіаційних дефектів.

Наступний процес фотолітографії створюється рисунок-топологія для формування вертикального колекторного шару n^+ – типу для його з'єднання із захованим n^+ – шаром. Розмір області SiO₂, що розділяє в топологічному плані області бази і емітера вибирається відповідним лінійним зазором, який може бути реалізований між металевими контактами.

П'ята літографія формує рисунок-топологію n⁺ – областей емітера і колектора. Після плазмохімічного травлення вікон в SiO₂ не зникає фоторезист стає маскою при локальній імплантації миш'яка As чи As⁺⁺. Після видалення фоторезиста проводиться процес насичення оксинітридного гетера його відпал при 900 °С, що одночасно активує As⁺ та виникають радіаційні дефекти. Гетерний оксинітридний шар понижує радіаційні дефекти. Гетерний оксинідридний шар понижує зарядний стан на межі Si–SiO₂ до рівня $10^{10} - 10^{11}$ еВ⁻¹см⁻² для забезпечення високої термостабільності вхідних струмів і напруги зміщення нуля.

Для отримання омічних контактів і електричної розводки між елементами аналогового компаратора на поверхню підкладок наноситься плівка сплаву алюмінію АКГо-1-1, впалюється при T=450-475 °C в аргоні [12]. Шостою літографією формується рисунки-топологія електричної розводки. Вся поверхня кристалу (пластини) покривається захисною плівкою (БФСС, Si_3N_4 або Al_2O_3) із відкритим вікном до контактних площадок літографіним процесом.

4. Висновки

1. Для зниження впливу на параметри ОП запропоновано схемотехнічне рішення з використанням схем струмового дзеркала, схеми Дарлінгтона, динамічного навантаження, супер бета-транзисторів.

2. На основі біполярної технології розроблені схемотехнічні рішення ОП, в яких вихідні каскади виконані на транзисторах Шотткі, що збільшує швидкодію компараторів, з використання сплаву АКГо-1-1.

3. Оригінальним рішенням в підвищенні швидкодії аналогових компараторів є використання у вхідному каскаді польових МОН-транзисторів із стабілізованою затворною системою оксинітриду кремнію, сформованим магнетронним розпиленням кремнієвої мішені в азотній плазмі.

4. Запропонована і запатентована технологія формування швидкодіючих компараторів на арсеніді галію з використанням комплементарних МОН-транзисторів, та польових транзисторів на гетероперході.

Література

- Коледов, Я. А. Конструктированые и технология мікросхем. Курсовое проектирование [Текст]: учеб. пос. для вузов / Я. А. Коледив, В. А. Волков, Н. К. Докучаев; под ред. П. А. Коледова. – М.: Высшая школа, 1992 – 231 с.
- Чистяков, Ю. Д. Технология СБИС [Текст]: в 2-х кн. / под ред. С. Зи; пер. с англ. Ю. Д. Чистякова. М.: Мир, 1986. Кн. 2. – 455 с.
- Айнспрук, Н. У. Арсенид галлия в микроелектронике [Текст] / У. Уиссмен, У. Френсли, У. Дункан и др.; под ред. Н. Айнспрука, У. Уиссмена; пер. с англ. под. ред. В. Н. Мордковича. – М: Мир, 1988. – 554 с.
- Ди Лоренцо, А. В. Полевие транзисторы на арсениде галлия. Принципы работи и технология изготовления [Текст] / под ред. А. В. Ди Лоренцо, Д. Д. Канделуола; пер с англ. под ред. Г. В. Петрова. – М.: Радио и связь, 1988. – 489 с.
- Ватанаба, Н. Проектирование СБИС [Текст] / Н. Ватанаба, К. Асада, К. Кани, Т. Оцуки; пер с англ. под ред. Л. В. Поспелова. М.: Мир, 1988. – 304 с.
- Новосядлий, С. П. Суб-наномікрона технологія структур ВІС [Текст] / С. П. Новосядлий. Івано-Франківськ: Місто НВ, 2010 – 456 с.
- Новосядлий, С. П. Фізико-технологічні основи субмікронної технології ВІС [Текст] / С. П. Новосядлий. Івано-Франківськ: Сімик, 2003. – С. 52-54.
- Новосядлий, С. П. Радіаційна технологія при формуванні, субмікронних структур ВІС [Текст] / С. П. Новосядлий // Металофізика і новітні технології. – 2002. – № 7. – С. 1003–1013.
- Новосядлий, С. П. Формування кремнієвих епітаксійних структур для суміщених Ві К МОН і Д МОН технологій ВІС [Текст] / С. П. Новосядлий // Металофізика і новітні технології. – 2002. – Т. 24, № 3. – С. 353–365.
- 10. Березин, А. С. Технология конструирования ИС [Текст] / А. С. Березин, О. Р. Могалкин. М.: Дис. 1992. 254 с.
- 11. Алексеенко А. Г. Основы микросхемотехники [Текст] / А. Г. Алексеенко. М.: Лаб. баз знаний. 2002. 286 с.
- 12. Павлов, В. М. Схемотехника аналогових схем [Текст] / В. М. Павлов, В. М. Ночин. М.:Гор.мик-техника. 2001. 320 с.