

МОДЕЛЬ ФУНКЦІОНАЛЬНОГО ДІАГНОСТУВАННЯ ЦИФРОВОГО ПРОЦЕСОРА ЗІ СКОРОЧЕНОЮ СИСТЕМОЮ КОМАНД

У сучасних умовах мікропроцесори стали основою більшості електронних пристроїв і систем. Жорстка конкуренція серед виробників цифрових мікропроцесорів зумовлює скорочення термінів на виконання проектних робіт і тенденцію до швидкого просування нових моделей на ринок, що призводить до обмеження часу і, досить часто, недосконалої організації процедур перевірки інтегральних компонентів виробником.

За наявності жорстких обмежень на час діагностичних випробувань при серійному випуску цифрових процесорів, у виробників і споживачів зазначеної продукції виникає потреба у ефективних методах її діагностування з мінімальною тривалістю випробувань. Такі методи потребують застосування систематизованого підходу, що базується на використанні чітко формалізованих математичних моделей.

В статі описано математичну модель для організації функціональної перевірки цифрового процесора зі скороченою системою команд. Запропонована математична модель орієнтована на застосування при організації командно-керованого функціонального діагностування цифрових процесорів, спрямованого на комплексну перевірку коректності виконання вузлами діагностованого процесора характерних для них елементарних процесорних операцій. Математична модель містить описову складову в термінах теорії множин, графічно-ілюстраційне і матричне представлення цифрового процесора зі скороченою системою команд.

Ключові слова: технічна діагностика, функціональне діагностування, цифровий процесор, скорочена система команд.

Вступ. На сьогоднішній день поняття цифрового електронного пристрою або системи майже автоматично асоціюється з поняттям “мікропроцесорна техніка”. Постійне вдосконалення технологій виробництва, збільшення функціональних можливостей і розширення сфер застосування цифрових процесорів зумовлюють жорстку конкуренцію серед виробників і постійне оновлення модельного ряду.

В умовах конкурентної боротьби серед виробників процесорів характерною стає тенденція до швидкого просування нових моделей на ринок, що зумовлює обмеження часу і, досить часто, недосконалість організації процедур перевірки цифрових процесорів виробником [1,2]. Крім того, майже неможливо виконати якісний вихідний контроль всіх процесорних елементів при серійному їх випуску, що зумовлено все зростаючою складністю цифрових процесорів як об’єктів діагностування та потребою у застосуванні великої кількості тестових перевірок [2,3], які, відповідно, потребують значних витрат часу.

За таких умов постійно актуальним залишається питання вдосконалення існуючих і розробки нових методів діагностування цифрових процесорів, орієнтованих як на потреби виробників зазначених інтегральних компонентів, так і на потреби їх споживачів [4,6]. Особливо актуальним є питання діагностування моделей цифрових процесорів зі скороченою системою команд, випуск яких значно перевищує випуск процесорів з повною системою команд (CISC) як за різноманіттям функціоналу і кількістю видів (процесори типу RISC, VLIW, MISC, ASIP, сигнальні процесори, нейропроцесори процесори на програмованих логічних інтегральних структурах тощо), так і за загальною кількістю одиниць на ринку [5].

Постановка задачі. Проблеми діагностування сучасних процесорів пов’язані з надзвичайною складністю їх внутрішньої структурної і функціональної організації, а також з відсутністю можливості їх декомпозиції на окремо діагностовані складові через обмежену кількість доступних контактів [4]. За таких умов методи тестового детермінованого та ймовірного діагностування втрачають свою ефективність і перспективи набувають методи

функціонального, зокрема, командно-керованого діагностування [5,12-13].

Складність цифрових процесорів зумовлює підвищені вимоги також і до методів функціонального діагностування, яке вже не може зводитись до простої перевірки здатності процесора виконувати характерний для нього набір команд з різними даними, а потребує застосування систематизованого підходу, що базується на використанні чітко формалізованих математичних моделей [5,6].

На сьогоднішній день розроблено багато варіантів моделей, що використовуються при діагностуванні процесорів: багаторівневі [4] і ієрархічно-конструктивні моделі [9], граф-моделі [4,16,17], модель на основі напіврешітки індикаторів [8] та ряд інших [10-13,18]. Жодна з цих моделей не є універсальною і тому, при виборі способу діагностування цифрових процесорів виникає потреба підбору, адаптації або створення моделі, адекватної наявним потребам.

В даній роботі розглядається математична модель, призначена для організації командно-керованого функціонального діагностування цифрових процесорів зі скороченою системою команд (ЦПССК), орієнтованого на перевірку коректності виконання вузлами діагностованого процесора характерних для них елементарних процесорних операцій.

Основна частина. У використовуваних на сьогоднішній день діагностичних математичних моделях цифрових мікропроцесорів та цифрових мікропроцесорних пристроїв, як правило, наявні три основних складових частини:

- графічна модель;
- матрична модель;
- арифметико-математична та математична інформаційно-описова модель.

Графічні моделі володіють наочністю, відображають логіку взаємодії елементів об'єкта, проходження сигналів і даних. Графічні моделі використовуються для розробки алгоритмів діагностування, які розрізняють дефекти типу обрив і перевантаження. Подібні моделі, досить часто, мають обмеження: елементи можуть мати будь-яке число входів, але тільки один вихід. При дослідженні цифрових мікропроцесорів та цифрових мікропроцесорних пристроїв графічні моделі використовуються для наочного відображення структурних особливостей об'єкта діагностування.

Матричні моделі зручні для обробки на електронно-обчислювальних машинах і не вимагають від користувача високої кваліфікації при підготовці вихідних даних. На їх базі можливий синтез як умовних, так і безумовних алгоритмів діагностування. Ці моделі мають обмеження на ступінь пошкодження об'єкта: при наявності кратних дефектів можливе встановлення неправдивого діагнозу. Вони широко використовуються при розробці засобів технічного діагностування і можуть подаватися у формі таблиці дефектів, матриці станів, таблиці функцій несправностей. При дослідженні цифрових мікропроцесорів та цифрових мікропроцесорних пристроїв матричні моделі використовуються, зокрема, для наочного відображення характеру покриття несправностей об'єкта діагностування використовуваними діагностичними тестами, а також для збільшення зручності роботи з діагностичними даними при синтезі діагностичних тестів та обробці отримуваних результатів.

Арифметико-математична та математична інформаційно-описова модель використовуються для систематизації діагностичних даних, опису законів їх перетворення, обробки та аналізу. Математичні і інформаційні моделі використовуються, зокрема, при проектуванні засобів і систем технічного діагностування складних об'єктів радіоелектронної техніки на базі електронно-обчислювальних машин.

Оскільки досконалої для постановки діагностичних експериментів інформації про цифрові мікропроцесори та цифрові мікропроцесорні пристрої, як правило, у фахівців-діагностів немає (вона є комерційною таємницею розробників виробу), побудова математичної моделі базується на аналізі доступних даних про об'єкти діагностування.

Як правило, основним джерелом інформації на цифрові інтегральні елементи, якими є, в тому числі, і досліджувані ЦПССК, є технічна документація їх виробника (datasheet).

Більшість із наявних в технічній документації схем та описів призначені для розробників

електронної апаратури, що можуть використовувати відповідні електронні компоненти. Для діагностування зазначена інформація має цінність при глибинному діагностуванні із застосуванням спеціалізованого високовартісного обладнання.

Цінною інформацією для організації командно-керованого функціонального діагностування, що надається в технічній документації виробника, є схеми електричні структурні та функціональні, а також перелік і опис команд процесора.

Виходячи з особливостей представлення ЦПССК в технічній документації виробника, яка є основою для створення математичної моделі процесора як об'єкта діагностування, можна виділити наступні основні стартові складові для створення моделі ЦПССК:

- структурно-функціональні схеми електричні внутрішньої організації цифрового процесора;

- опис системи команд.

Структурно-функціональні електричні внутрішньої організації цифрового процесора відображують основні функціональні складові цифрового процесора, а також наявні електричні зв'язки між ними.

Оскільки цифрові процесори, в тому числі і ЦПССК, будуються на основі типових вузлів цифрової електроніки (регістрів, арифметико-логічних пристроїв, мультиплексорів та демультимплексорів, схем пам'яті тощо), наведені в технічній документації виробника структурно-функціональні схеми електричні внутрішньої організації процесора дозволяють скласти уяву про його будову і принципи функціонування, тобто, можуть бути використані в математичній моделі для розробки методу функціонального діагностування ЦПССК.

Отже, основними елементами структурно-функціональної схеми, що мають актуальність для математичної моделі методу функціонального діагностування ЦПССК, є набір функціональних вузлів, з яких складається процесор, та зв'язки між зазначеними функціональними вузлами процесора.

Сформуємо інформаційно-описове математичне представлення функціональних вузлів ЦПССК та зв'язків між цими вузлами з використанням інструментарію теорії множин.

Для цього введемо в модель дві множини:

$W: \{w_1, w_2, \dots, w_j, \dots, w_n\}$ – множина функціональних вузлів ЦПССК як об'єкта діагностування;

$L: \{l_1, l_2, \dots, l_i, \dots, l_m\}$ – множина зв'язків між функціональними вузлами ЦПССК.

Як показують проведені дослідження, при проведенні командно-керованого функціонального діагностування ЦПССК такі характеристики наявних зв'язків $l_i \in L$ між парами функціональних вузлів $w_j \in W$ і $w_h \in W$ ($j \neq h$), як розрядність, швидкодія та інші детальні їх властивості, не відіграють суттєвої ролі. Важливим є факт наявності зв'язків між функціональними вузлами $w_j \in W$ і $w_h \in W$ ($j \neq h$), через які може відбуватися обмін даними між вузлами при виконанні команд.

Повертаючись до аналізу ЦПССК як об'єктів діагностування слід відзначити, що в процесорах є багато типових вузлів однакового призначення (регістри, арифметико-логічні пристрої, схеми керування), які відображені як елементи $w_j \in W$. В той же час, при виконанні команд $k_g \in K$, робота і реакція цих вузлів суттєво відрізняється, що має враховуватись і може бути використано для підвищення ефективності діагностичних випробувань.

Тобто, в множині W можна виділити ряд підмножин, для функціонального діагностування елементів до яких можуть застосовуватися різні підходи. Зокрема, такими множинами є:

- множина регістрових структур W_{RG} ($W_{RG} \subset W$);
- множина елементів пам'яті W_M ($W_M \subset W$);
- множина операційних пристроїв W_{OP} ($W_{OP} \subset W$);
- множина комутаційних пристроїв (мультиплексорів і демультимплексорів) W_{MS} ($W_{MS} \subset W$);
- множина керуючих схем або схем управління W_K ($W_K \subset W$) тощо.

Слід зазначити, що перелічені множини в множині W не мають перетинів (спільних елементів):

$$W_{RG} \cap W_M \cap W_{OP} \cap W_{MS} \cap W_K = \emptyset,$$

а в сукупності повинні утворювати початкову множину функціональних вузлів об'єкта діагностування W :

$$W_{RG} \cup W_M \cup W_{OP} \cup W_{MS} \cup W_K = W.$$

Іншою важливою характеристикою для організації командно-керованого функціонального діагностування ЦПССК є, безпосередньо, склад команд процесора.

Для представлення системи команд процесора введемо в модель відповідну множину:

$K: \{k_1, k_2, \dots, k_g, \dots, k_s\}$ – множина команд ЦПССК.

Кожна команда $k_g \in K$ ініціює виконання одним або декількома функціональними вузлами $w_j \in W$ ЦПССК певного набору елементарних процесорних операцій (логічні операції, арифметичні операції, операції запису та зсуву двійкових значень тощо), що будемо класифікувати як мікрооперації процесора.

Якщо позначити мікрооперації процесора як v_q , то можна сформувати множину елементарних процесорних операцій ЦПССК V :

$V: \{v_1, v_2, \dots, v_q, \dots, v_t\}$ – множина елементарних процесорних операцій ЦПССК.

Таким чином, дію будь-якої команди $k_g \in K$ можна визначити як активізацію певних функціональних вузлів $w_j \in W$ ЦПССК на виконання ряду характерних для цих вузлів мікрооперацій $v_q \in V$.

При цьому слід зазначити наступні особливості:

– команди $k_g \in K$ можуть активізувати різну кількість функціональних вузлів $w_j \in W$ ЦПССК (щонайменше два – виконавчий вузол і схему керування);

– команди $k_g \in K$ можуть ініціювати виконання функціональними вузлами $w_j \in W$ ЦПССК різної кількості мікрооперацій $v_q \in V$ (наприклад, команда зсуву в регістрі реалізується однією мікрооперацією, а проста команда логічної операції типу AND – двома: заданим варіантом логічного перетворення даних і фіксацією результату в цільовому регістрі). Інші команди можуть задіювати додатково супутні мікрооперації модифікації порівняльних ознак тощо;

– функціональними вузлами $w_j \in W$ ЦПССК може виконуватись різна кількість мікрооперацій $v_q \in V$ (наприклад, мультиплексор може забезпечувати лише комутацію слова даних, регістр – запис і зсув слова даних, арифметико-логічний пристрій – множину мікрооперацій логічних і арифметичних перетворень даних).

Недоліком отриманого представлення моделі методу функціонального діагностування ЦПССК в термінах теорії множин є низька наочність та погана пристосованість для програмно-алгоритмічної реалізації методу.

Повертаючись до аналізу вже наявних даних моделі зазначимо, що множини функціональних вузлів W , зв'язків між функціональними вузлами L та команд K можуть бути сформовані при підготовці до проведення командно-керованого функціонального діагностування ЦПССК за даними технічної документації від виробника зазначеного процесора. Множина опису елементарних процесорних операцій V ЦПССК може бути сформована на підставі знань про принципи дії цифрових процесорів зазначеного класу та фахового (експертного) аналізу складу множин функціональних вузлів W , зв'язків між функціональними вузлами L та команд K із застосуванням, знову ж таки, описових даних технічної документації від виробника процесора.

В той же час, множини функціональних вузлів W , зв'язків між функціональними вузлами L та команд K є основою для створення графічної і матричної складових математичної моделі.

Графічні моделі цифрових мікропроцесорів та цифрових мікропроцесорних пристроїв призначені для формалізованого наочного відображення структурної організації об'єкта діагностування і представляються орієнтованим графом $G(V, U)$ [17], де V – множина вершин графа, відповідна вузлам структурної моделі $w_j \in W$; U – множина дуг, відповідна зв'язкам між зазначеними вузлами, тобто, елементам $l_i \in L$ (кожен зв'язок $l_i \in L$ між будь-якими двома

блоками $w_q \in W$ і $w_s \in W$ ($q \neq s$), можна відобразити як зв'язок типу w_j-w_k). Таким чином, граф $G(V, U)$ [17] в нашій моделі можна інтерпретувати як граф $G(W, L)$.

Матричні моделі зручні для автоматизованої обробки діагностичних даних та для відображення взаємозалежностей (взаємозв'язків) між елементами математичної моделі.

Для функціонального діагностування ЦПССК матричну складову використовуємо для відображення здатності команд $k_g \in K$ задіювати вузли об'єкта діагностування $w_j \in W$, а також активізовувати вузли об'єкта діагностування $w_j \in W$ до виконання характерних для них операцій $v_t \in V$. Тобто, відобразимо у вигляді матриці P_w дані покриття для перевірок функціональних вузлів об'єкта діагностування $w_j \in W$ командами $k_g \in K$, а у вигляді матриці P_v – дані покриття для перевірок типових операцій $v_t \in V$ об'єкта діагностування командами $k_g \in K$.

Таким чином, матриця покриття P_w в математичній моделі процесу функціонального діагностування ЦПССК буде представляти собою прямокутну матрицю розмірності $n*s$, де n і s , відповідно, кількості елементів множин W і K ($n=|W|$, $s=|K|$). Значення елементів $p(w)_{ij}$ матриці P_w будемо визначати за правилом:

$$p(w)_{gj} = \begin{cases} 0, \text{ якщо команда } k_g \text{ не впливає на вузол } w_j; \\ 1, \text{ якщо команда } k_g \text{ впливає на вузол } w_j. \end{cases}$$

Матриця покриття операцій P_v в математичній моделі процесу функціонального діагностування ЦПССК буде представляти собою прямокутну матрицю розмірності $t*s$, де t і s , відповідно, кількості елементів множин W і K ($t=|V|$, $s=|K|$). Значення елементів $p(v)_{ij}$ матриці P_v будемо визначати за правилом:

$$p(v)_{ga} = \begin{cases} 0, \text{ якщо команда } k_g \text{ не використовує операцію } v_a; \\ 1, \text{ якщо команда } k_g \text{ використовує операцію } v_a. \end{cases}$$

Висновки. Запропонована математична модель орієнтована на застосування при організації командно-керованого функціонального діагностування цифрових процесорів зі скороченою системою команд, спрямованого на комплексну перевірку коректності виконання вузлами діагностованого процесора характерних для них елементарних процесорних операцій. Математична модель містить описову складову в термінах теорії множин, графічно-ілюстраційне і матричні представлення цифрового процесора зі скороченою системою команд.

ЛІТЕРАТУРА:

1. Шевченко В.В. Визначення технічного стану цифрових типових елементів заміни за допомогою електромагнітного методу діагностування / В.В. Шевченко // *Сучасні інформаційні технології у сфері безпеки та оборони*. – 2015. – № 1. – С. 131-135.
2. Кон Е.Л. Подходы к тестовому диагностированию цифровых устройств / Е.Л. Кон, В.И. Фрейман // *Вестник ПНИПУ. Электротехника, информационные технологии, системы управления*. – Пермь: ПНИПУ, 2012. – № 6. – С. 231-241.
3. Тяжев А.Т. Методы диагностирования функциональных узлов микропроцессоров / А.Т. Тяжев // *Технико-технологические проблемы сервиса*. – 2013. – №3(25). – С.13-18.
4. Волков Ю.В. Системы технического диагностирования, автоматического управления и защиты: учебное пособие. Часть 1 / Ю.В. Волков – СПб. : ВШТЭ СПбГУПТД., 2016. – 115с.
5. Белкин В. В. Разработка и исследование функциональных диагностических тестов конвейеризованных RISC процессоров: дис. ... канд. тех. наук: 05.13.15 / Белкин Виктор Викторович. – Новосибирск, 2008. – 129 с.
6. Жердев М.К. Концептуальні засади методу діагностування сучасних цифрових типових елементів заміни по форматним частотам перехідного процесу в шині живлення / М.К. Жердев, В.О. Савран // *Збірник наукових праць Військового інституту Київського національного університету імені Тараса Шевченка*. – К. : ВІКНУ, 2016. – Вип. 52. – С. 20-32.
7. Сівак В.А. Методи функціональної належності компонентів діагностичних засобів, які використовують технологію нечіткої логіки / В.А. Сівак // *Вісник Хмельницького національного університету. Технічні науки*. – Хмельницький : ХНУ, 2015. – № 6 (231). – С.203-208.
8. Тяжев А.Т. Метод полурешетки индикаторов для тестового диагностирования

функціональних вузлів мікропроцесорів /А.Т. Тяжев // *Технико-технологические проблемы сервиса*. – 2014. – №2(28). – С.6-12.

9. Жиров Г.Б. Моделювання процесу відмов об'єктів, що відновлюються з ієрархічною конструктивною структурою. / Г.Б. Жиров, Є.С. Ленков, В.М. Цицарев, Я.М. Проценко // *Збірник наукових праць Військового інституту Київського національного університету імені Тараса Шевченка*. – Київ, 2017. – Вип. 55. – С. 30-39.

10. Sharshunov S.G., Belkin V.V., Rudnitskaya V.P. Detecting Malfunctions of Current Processor Control Hardware // *Proc. IEEE East-West Design & Test Workshop (EWDTW)*. – 2005. – P.169-174.

11. Corno F. Fully Automatic Test Program Generation for Microprocessor Cores / Corno F., Gumani G., Sonza Reorda M., Squillero G. // *Proc. IEEE/ACM Design Automation & Test in Europe Conf. (DATE)*. 2003. – V. 1. – P. 11006-11011.

12. Sharshunov S.G., Belkin V.V. Functional Testing of Microprocessors: Case Study // *Proc. IEEE East-West Design & Test Workshop (EWDTW)*. – 2004. – P.135-141.

13. Belkin V., Sharshunov S. Functional Partition Based Testing of Current Microprocessors // *Proc. IEEE East-West Design & Test Symposium (EWDTS)*. – 2007. – P. 57-62.

14. Kranitis N. Low-Cost Software-Based Self-Testing of RISC Processor Cores / Kranitis N., Xenoulis G., Gizopoulos D., Paschalis A., Zorian Y. // *Proc. IEEE/ACM Design Automation & Test in Europe Conf. (DATE)*. 2003. – Vol. 1. – P. 10714-10719.

15. Chen L. A Scalable Software-Based Self-Test Methodology for Programmable Processors / Chen L., Ravi S., Ranghunathan A., Dey S. // *Proc. ACM/IEEE Design Automation Conf. (DAC)*. – 2003. – P. 548-553.

16. Mishra P., Dutt N. Graph-based Functional Test Program Generation for Pipelined Processors // *Proc. ACM/IEEE Design Automation Conf. (DAC)*. – 2004. – P.182-187.

17. Гунченко Ю.О. Дослідження структури цифрового об'єкта діагностування на основі граф-моделі / Ю.О. Гунченко, Є.С. Ленков, В.М. Чешун, С.О. Прокопчук // *Сучасна спеціальна техніка. Науково-практичний журнал*. – Харків, 2016. – Вип.№2(45), 2016р. – С.53-58.

18. Ленков Є.С. Узагальнена математична модель процесу технічного обслуговування і ремонту складної техніки / Є.С. Ленков // *Вісник Хмельницького національного університету. Технічні науки*. – Хмельницький: ХНУ, 2017. – № 2 (247). – С. 186-191.

REFERENCES:

1. Shevchenko, V.V. (2015) “Vyznachennia tekhnichnoho stanu tsyfrovyykh typovykh elementiv zaminy za dopomohoiu elektromahnitnoho metodu diahnostuvannia” [Determination of the technical state of digital typical replacement elements by electromagnetic diagnostic method], *Modern information technology in the field of security and defense*, № 1, pp. 131-135.

2. Kon, E.L., Freyman, V.I. (2012), “Podhodyi k testovomu diaagnostirovaniyu tsyfrovyykh ustroystv” [Approaches to test diagnosis of digital devices], *Bulletin PNIPU. Electrical engineering, information technology, control systems*. Perm: PNIPU, № 6., pp. 231-241.

3. Tyazhev, A.T. (2013) “Metodyi diaagnostirovaniya funktsionalnykh uzlov mikroprotsessorov” [Methods for diagnosing functional units of microprocessors], *Technical and technological problems of service*, №3(25), pp. 13-18.

4. Volkov, Yu.V. (2016), “Sistemyi tehnikeskogo diaagnostirovaniya, avtomaticheskogo upravleniya i zaschityi: uchebnoe posobie. Chast 1” [Systems of technical diagnostics, automatic control and protection: a training manual. Part 1], SPb.: Higher School of Economics and Technology, St. Petersburg State University of Technology and Technology, 115p.

5. Belkin, V.V. (2008), “Razrabotka i issledovanie funktsionalnykh diaagnosticheskikh testov konveyerizovannykh RISC protsessorov: dis. ... kand.. teh. nauk: 05.13.15” [Development and research of functional diagnostic tests of pipelined RISC processors: dis. candidate of technical sciences], Novosibirsk, 2008, 129 p.

6. Zherdev, M.K., Savran, V.O. (2016) “Kontseptualni zasady metodu diahnostuvannia suchasnykh tsyfrovyykh typovykh elementiv zaminy po formatnym chastotam perekhidnoho protsesu v shyni zhyvlennia” [Conceptual ambush method for predicting the state-of-the-art digital elements of the memory format by the repetitive process in the tire life], *Zbirnyk naukovykh prac' Vijs'kovogo instytutu Kyi'vs'kogo nacional'nogo universytetu imeni Tarasa Shevchenka*, № 50, pp. 20-32.

7. Sivak, V.A. (2015), “Metody funktsionalnoi nalezhnosti komponentiv diahnostychnykh zasobiv, yaki vykorystovuiut tekhnolohiiu nechitkoi lohiky” [Methodology of functional components of diagnostic tools, technical technologies of non-logical logics], *Herald of Khmelnytskyi national university: Technical sciences*, Hmelnytskyi: KhNU, № 6 (231), pp.203-208.

8. Tyazhev, A.T. (2014), “Metod polureshetky yndykatorov dlia testovoho dyahnostyrovaniya funktsionalnykh uzlov mykroprotsessorov” [Indicator semilattice method for test diagnosis of microprocessor functional units], Technical and technological problems of service, №2(28), pp. 13-18.

9. Zhyrov, G.B., Ljenkov, Je.S., Cycarjev, V.M. and Procenko, Ja.M. (2017), “Modeljuvannja procesu vidmov ob'ektiv, shho vidnovljujut'sja z ijerarhichnoju konstruktyvnoju strukturoju” [Simulation of the process of failure of objects that are restored with a hierarchical constructive structure], Zbirnyk naukovykh prac' Vijs'kovogo instytutu Kyi'vs'kogo nacional'nogo universytetu imeni Tarasa Shevchenka, № 55, pp. 30-39.

10. Sharshunov, S.G., Belkin, V.V., Rudnitskaya, V.P. (2005), Detecting Malfunctions of Current Processor Control Hardware, Proc. IEEE East-West Design & Test Workshop (EWDTW), pp. 169-174.

11. Corno F., Gumani G., Sonza Reorda M., Squillero G. Corno F. (2003), Fully Automatic (2003), Test Program Generation for Microprocessor Cores /, Proc. IEEE/ACM Design Automation & Test in Europe Conf. (DATE), V. 1., pp. 11006-11011.

12. Sharshunov, S.G., Belkin, V.V. (2004), Functional Testing of Microprocessors: Case Study, Proc. IEEE East-West Design & Test Workshop (EWDTW), pp. 135-141.

13. Belkin, V.V., Sharshunov, S.G. (2007), Functional Partition Based Testing of Current Microprocessors, Proc. IEEE East-West Design & Test Symposium (EWDTS), pp. 57-62.

14. Kranitis N., Xenoulis G., Gizopoulos D., Paschalis A., Zorian Y. (2003), Low-Cost Software-Based Self-Testing of RISC Processor Cores, Proc. IEEE/ACM Design Automation & Test in Europe Conf. (DATE), Vol. 1., pp. 10714-10719.

15. Chen L., Ravi S., Ranganathan A., Dey S. (2003), A Scalable Software-Based Self-Test Methodology for Programmable Processors, Proc. ACM/IEEE Design Automation Conf. (DAC), pp. 548-553.

16. Mishra P., Dutt N. (2004), Graph-based Functional Test Program Generation for Pipelined Processors, Proc. ACM/IEEE Design Automation Conf. (DAC), pp. 182-187.

17. Gunchenko, Yu.O., Lienkov, Ye.S., Cheshun, V.M., Prokopchuk, S.O. (2016), “Doslidzhennia struktury tsyfrovoho obiekta diahnostuvannia na osnovi hraf-modeli” [Investigation of the structure of the digital object of diagnostics on the basis of graph-model], Modern special technique. Scientific practical journal, Kharkiv, 2016, №2(45), pp. 53-58.

18. Lienkov, Ye.S. (2017), “Uzahalnena matematychna model protsesu tekhnichnoho obsluhovuvannia i remontu skladnoi tekhniki” [Generalized mathematical model of the process of maintenance and repair of complex equipment], Herald of Khmelnytskyi national university: Technical sciences, Hmelnytskyi: KhNU, № 2 (247), pp. 186-191.

д.т.н., проф. Ленков С.В., Стецюк А.И., к.т.н., доц. Чешун В.Н.,
к.т.н., доц. Чоренький В.И., Рябая Л.А.

МОДЕЛЬ ФУНКЦИОНАЛЬНОГО ДИАГНОСТИРОВАНИЯ ЦИФРОВЫХ ПРОЦЕССОРОВ С СОКРАЩЕННОЙ СИСТЕМОЙ КОМАНД

В современных условиях микропроцессоры стали основой большинства электронных устройств и систем. Жесткая конкуренция среди производителей цифровых микропроцессоров приводит к сокращению сроков на выполнение проектных работ и обуславливает тенденцию к быстрому продвижению новых моделей на рынок, что приводит к ограничению времени и, зачастую, несовершенной организации процедур проверки интегральных компонентов производителем.

Из-за наличия жестких ограничений на время диагностических испытаний при серийном выпуске цифровых процессоров у производителей и потребителей указанной продукции возникает потребность в эффективных методах диагностирования с минимальной продолжительностью испытаний. Такие методы требуют применения систематизированного подхода, основанного на использовании четко формализованных математических моделей.

В статье описано математическую модель для организации функциональной проверки цифровой процессора с сокращенной системой команд. Предложенная математическая модель ориентирована на применение при организации командно-управляемого функционального диагностирования цифровых процессоров, направленного на комплексную проверку корректности выполнения узлами диагностируемого процессора характерных для них элементарных процессорных операций. Математическая модель содержит описательную составляющую в терминах теории множеств, графическое иллюстрационное и матричные представления цифрового процессора с сокращенной системой команд.

Ключевые слова: техническая диагностика, функциональное диагностирование, цифровой процессор, сокращенная система команд.

**Prof. Lenkov S.V., Stetsiuk O.I., Ph.D. Cheshun V.M., Ph.D. Chornenkyi V.I., Riaba L.O.
MODEL FOR FUNCTIONAL DIAGNOSTICS OF THE DIGITAL PROCESSOR WITH A
REDUCED INSTRUCTION SET**

In modern conditions, microprocessors have become the basis of most electronic devices and systems. Fierce competition among manufacturers of digital microprocessors leads to shorter deadlines for project work and the tendency to quickly move new models to the market. This leads to a limitation of time and, often enough, an imperfect organization of procedures for checking integral components by the manufacturer.

With strict restrictions on the time of diagnostic tests in the serial release of digital processors, manufacturers and consumers of microprocessors need effective diagnostic methods. Verification of the processor must be performed with a minimum number of tests to reduce the time of diagnosis. Such methods require of a systematic approach based on the use of clearly formalized mathematical models.

The article describes a mathematical model for organizing a functional diagnosis of a digital processor with a reduced command system. The proposed mathematical model is orientated to perform functional diagnostics of digital processors with command control. The purpose of the diagnosis is to comprehensively verify the correctness of execution by the nodes of the processor of elementary operations that are triggered by commands. The mathematical model contains a descriptive component in terms of the theory of sets, graphic model and matrix parts. The descriptive component consists of four sets: a plurality of functional nodes, a plurality of links between functional nodes, a plurality of commands, and a plurality of elementary processor operations of a digital microprocessor. The graphic model is intended to reflect the structural organization of the object of diagnosis.

In the matrix part there is a matrix of the functional nodes checks of and the matrix of the typical operations checks in the diagnostic object. Matrix models are used for automated processing of diagnostic data and for displaying interdependencies between elements of a mathematical model.

Key words: technical diagnostics, functional diagnostics, digital processor, abbreviated system of commands.

