

УДК 621.325.5:621.382.049.77

Н. А. КОСОВЕЦ,

Научно-производственное предприятие «Квантор», Киев;

Л. Н. ТОВСТЕНКО,

Институт кибернетики им. Глушкова НАНУ

МУЛЬТИПРОЦЕССОРНАЯ АРХИТЕКТУРА РЕАЛЬНОГО ВРЕМЕНИ С ДИНАМИЧЕСКИМ РАСПРЕДЕЛЕНИЕМ РЕСУРСОВ ДЛЯ МОБИЛЬНЫХ ПРИЛОЖЕНИЙ

Проектирование высокопроизводительного отказоустойчивого мультипроцессора реального времени, способного совместить функции сервера обработки разнородных данных с функциями мобильного клиента для Wireless-сетей, — наиболее востребованная и ожидаемая технология в области мультипроцессорных решений. Именно поэтому описанные далее системы с массовым параллелизмом и алгоритмы параллельных вычислений актуальны в плане не только унификации функциональных модулей обработки сигналов, но и сокращения времени на разработку аппаратно-программной мультипроцессорной платформы для различных радиопротоколов и Wireless-стандартов. Предлагается на одной мультипроцессорной платформе совместить функции тонкого клиента и сигнальной обработки для Wireless-сетей (включая MAC- и PHY-уровни).

ВВЕДЕНИЕ

Высокопроизводительные отказоустойчивые мультипроцессоры реального времени, совмещающие функции тонкого клиента и сигнальной обработки для Wireless-сетей, позволяют средствами динамичного проектирования и отладки в кратчайшие сроки разработать аппаратно-программную платформу [1], на базе которой могут быть созданы:

- ◆ серверы обработки многомерных полей (для различных длин волн — сантиметровых, дециметровых, инфракрасного, а также террагерцового диапазона с длиной волны, составляющей единицы микрон) [2];
- ◆ вычислители для cloud-вычислений динамических ветвящихся потоков в распределенных GRID-сетях [3];
- ◆ мобильные клиенты в сетях 4G (Laptop, tablet PC, Smartphone для стандартов W-CDMA, UMTS, WiMax, LTE) [4];
- ◆ клиентское оборудование и оборудование базовых станций (точек доступа) высокоскоростных сетей широкополосного доступа (BWA) и беспроводных персональных сетей (WPAN) миллиметрового диапазона (IEEE 802.16-2009, WirelessHD, IEEE 802.15.3c, IEEE 802.11ad).

ОСНОВНАЯ ЧАСТЬ

1. Архитектура отказоустойчивого т-клusterного мультипроцессора реального времени для обработки многомерных сигналов

При обработке многомерных сигналов отдельные кластеры строятся по функциональному признаку. На центральный процессорный модуль возлагается задача принятия решения и отображения информации с динамическим распределением ресурса.

Оптимальный выбор архитектуры обеспечивается максимальным приближением ее к классу решаемых задач. Цифровая обработка многомерных сигналов возможна, если сигналы представимы в виде последовательности многомерных массивов чисел, получаемых, например, при дискретизации непрерывно изменяющихся во времени сигналов, которые поступают одновременно от нескольких датчиков.

Поскольку задачи обработки полей отличаются большим объемом информации, подлежащей обработке в реальном масштабе времени, целесообразно иметь набор кластеров — функциональных модулей, предназначенных для решения тех или иных классов задач. Кластеры в процессе их функционирования выполняют вычисления над содержащимися в них данными, а также взаимодействуют с другими кластерами, осуществляя таким образом вычисления с распределенными данными.

Многокластерный принцип определяет адаптивную организацию и распределение функций по управлению, вычислению, передаче данных и перестройке мультипроцессора, гарантируя при этом решение данной задачи с необходимой отказоустойчивостью.

Центральный процессорный модуль принятия решения строится как мультипроцессор с набором процессорных модулей, обеспечивающих требуемую производительность.

Для тестирования данной системы, диагностирования и обеспечения начального запуска мультипроцессора вводится системный блок.

Использование архитектуры мультипроцессора и снятие с центрального процессора системных шинных операций превращает его в процессоронезависимое устройство.

Традиционный способ связи и передачи предполагает применение совместно используемой области памяти, к которой могут обращаться несколько процессорных модулей. Этот способ приемлем в случае не более чем трех кластеров на магистрали. С ростом числа процессоров время, необходимое для доступа к данным, недопустимо возрастает. Более эффективен, как показывает практика, обмен данными через пространство сообщений.

Механизм передачи сообщений аналогичен электронной почте. Так же, как почта основана на разъединении отправителя и получателя, так и процессоры отсоединены от передачи сообщений. Для передачи сообщения кластер-отправитель подготавливает сообщение в локальном буфере и указывает коммуникационному процессору адрес передачи. Если получатель готов принять сообщение, он дает свое согласие на передачу данных. После этого сопроцессоры выполняют фактическую передачу и информируют свои процессорные модули о завершении передачи. Здесь так же, как и в электронной почте, существует возможность реализации стандартного сетевого протокола передачи данных, позволяющего осуществлять работу в рамках одной системы с различными операционными системами.

Мультипроцессор может использовать *виртуальную схему прерываний*, при которой прерывание происходит с применением не физических сигналов прерывания, а благодаря передаче специального сообщения о прерывании. Виртуальное прерывание — это сообщение, содержащее адрес источника прерывания и указание о месте назначения.

Эффективность данного способа прерывания повышается при наличии отдельного буфера сообщения о прерывании.

Передача сообщений осуществляется квантами (пакетами данных) посредством коммуникационного процессора, действующего в пространстве сообщений и используемого для идентификации, конфигурирования, а также тестирования соответствующей платы.

Пространство межсоединений позволяет легко конфигурировать систему, упрощая процесс тестирования модулей и реконфигурации системы. Уникальные возможности предоставляются для резервирования. При обнаружении неисправности модуль может быть программно выведен из структуры мультипроцессора и заменен на другой, находящийся в горячем резерве. Диагностическое программное обеспечение размещается в каждом модуле, который способен выполнить встроенное самотестирование.

Выделим операции, выполняемые при инициализации системы, а также операции, выполняемые в ходе текущей работы, и возложим их на специальное устройство — *центральный*

сервисный модуль (ЦСМ). Это специально выделенный модуль, осуществляющий следующие функции: инициализацию системы при включении питания, контроль источников питания и переключение на резервный источник, контроль таймаутов. Он может изолировать отказавшие модули, что позволит другим модулям продолжать нормальное функционирование. Функции ЦСМ в случае его отказа может взять на себя любой другой модуль без снижения мультипроцессора.

1. 1. Структура m -кластерного мультипроцессора реального времени

Основными модулями мультипроцессорной системы являются *центральный процессорный модуль (ЦПМ)*, ориентированный на обработку информации и принятие решений, а также другие кластерные модули, обеспечивающие сигнальную обработку и управление периферийными устройствами.

В состав ЦПМ входят блок процессора, блок памяти, блок ввода/вывода, а также системный интерфейс.

Архитектурные особенности m -кластерного мультипроцессора иллюстрирует рис. 1.



Рис. 1. Структура m -кластерного отказоустойчивого мультипроцессора реального времени

В качестве центрального процессора для ЦПМ, исходя из требуемой производительности, часто выбирают процессоры фирмы Intel.

Высокая производительность указанных процессоров определяется конвейерным принципом выполнения операций (опережающей выборкой команд и данных, использованием очереди команд и очереди микрокоманд), использованием кэша как сегментных, так и страничных дескрипторов. Обмен вычислительного ресурса кластера с устройствами памяти и ввода/вывода обеспечивается контроллером прямого доступа.

Описанный механизм наиболее эффективен для построения мультипроцессора реального времени. При передаче контроллер выполняет операции маскировки, сравнения, верификации и трансляции.

С учетом функциональной направленности кластеров производительность модуля наращивается

подключением специализированных акселераторов, работающих параллельно с процессорным модулем и берущих на себя его наиболее трудоемкие функции.

Отметим, что к задачам, характерным для Wireless-приложений, относятся задачи обработки сигналов в реальном времени и управления параметрами антенных систем, а также систем обработки базовых станций (например, управления параметрами антенных системы MIMO и динамического управления потоками базовых станций 4G).

Клиентские мобильные платформы на основе мультипроцессора Multi-Bus RTOS должен кроме функций «тонкого клиента» брать на себя задачи, характерные для baseband processor (MAC, PHY).

Эффективность выполнения операций, обеспечивающих общую организацию вычислительного процесса, повышается за счет адаптации структуры вычислителя к структуре входных воздействий.

Наибольшую эффективность в задачах сигнальной обработки демонстрируют DSP Texas Instruments и Analog Device, обладающие модифицированной гарвардской архитектурой. Встроенный контроллер прямого доступа и команды семафоров дают возможность синхронизировать процессы, благодаря организации параллельной работы нескольких DSP.

В частности, акселератор с «качающейся» памятью хорошо подходит для решения задач, поддающихся распараллеливанию. Это прежде всего обработка изображений, вычисление FFT, свертка, корреляционный и спектральный анализ, реализация математических алгоритмов.

Отметим, что мультипроцессор реального времени по своей архитектуре принадлежит к системам типа MIMD с распределенной памятью (Multiple Instruction stream, Multiple Data stream).

Согласно классификационной схеме Флинна (Flynn) [1] системы типа MIMD состоят из множества процессоров, автономно выполняющих разнообразные команды над разными данными, являясь, таким образом, *асинхронными системами с децентрализованным управлением*.

При определении требований к коммуникационным услугам мультипроцессора исходим из того, что он строится как распределенная слабо связанная система обработки данных, состоящая из многопроцессорных кластерных модулей, ориентированных на сигнальную обработку. Что же касается ЦПМ, то его следует рассматривать как сильно связанную систему обработки данных и принятия решений. Каждый процессорный узел содержит собственно процессор и локальную память, имея возможность выбирать команды из памяти и выполнять их независимо от других процессорных узлов.

Выбор точки зрения на связанность кластеров и, соответственно, на способ построения коммуникационной структуры зависит от уровня и степени параллелизма, достигаемого или желаемого при решении прикладной задачи.

Особенность архитектуры центрального процессора обусловлена *параллелизмом* на уровне отдельных команд, уровне циклов и итераций, уровне подпрограмм, уровне шагов задания и уровне независимых заданий и программ. Независимые процессорные узлы обеспечивают параллелизм на уровне отдельных команд. Однако рентабельность распараллеливания на уровнях циклов и подпрограмм будет уже зависеть от быстродействия коммуникационной структуры, связывающей процессорные узлы.

1. 2. Real Time OS

Для мультипроцессорной кластерной архитектуры используется *распределенная операционная система (ОС)*, представляющая собой совокупность кластерных ОС, функционирующих в каждом скалярном кластере на основе передачи сообщений. Так, сервисный кластер может иметь ОС, ориентированную на обмен с внешними устройствами. Функциональный кластер — иметь ОС, ориентированную на максимальную скорость вычислений и обмен в мультипроцессоре, тогда как глобальная ОС всего мультипроцессора будет существовать лишь *виртуально*.

Рассредоточение системных программных ресурсов со связью через сообщения соответствует *слабосвязанности* и наличию локальной памяти принятой кластерной архитектуры. ОС отслеживает состояние вычислительных ресурсов для целей планирования вычислительного процесса, поддержания реконфигурации и аппарата возврата к контрольным точкам. При этом каждый кластер осуществляет управление одним или несколькими процессами. Кроме того, он обеспечивает концептуальную схему для программирования распределенной обработки.

Каждый процессор функционального кластера должен содержать ядро многозадачной модульной ОС. Взаимодействие между процессами осуществляется только посредством обмена сообщениями независимо от того, на каком процессоре они размещаются.

Каждый процесс может создавать динамический объект, который можно использовать в качестве сообщения, посылаемого от одного процесса к другому. Инициатор объекта должен задавать его тип и формат. Все устройства принадлежат только тем процессам, которые ими управляют и являются их ресурсом.

Диспетчеризация задач — наиболее сложная часть программного обеспечения мультипроцессора, имеющая целью минимизировать потери

времени от неравномерной загрузки кластеров и от непроизводительных обменов по радиоканалу. Мультипроцессор отслеживает текущую загрузку элементов системы и дозагрузку их по мере необходимости в соответствии с некоторым статистическим «расписанием» или на основании динамического алгоритма.

Динамическое связывание — это продолжение работы редактора связи транслятора после того, как некоторый массив данных, подпрограмма или вычислительный процесс получил назначение (или загружен) в конкретный кластер. Без такого связывания могут остаться неразрешенными ссылки на некоторые переменные или вызовы процедур, что не позволит довести решение параллельной задачи до конца.

Программа, выполняемая в кластере, может использовать различные подпрограммы. При многоуровневом параллелизме создаются новые задачи. Необходимые программные модули могут загружаться в соответствующий кластер одновременно с основной программой или в момент своего вызова. В первом случае связывание и подстановка должны происходить на этапе трансляции, во втором — в динамике под управлением ОС.

Отметим, что динамическое связывание уступает статическому из-за потерь времени на поиск местонахождения нужного модуля ОС, выигрывая, однако, если в программе много ветвлений и лишь малая часть потенциальных вызовов модулей реально имеет место. Что же касается ситуации, возникающей при динамическом порождении задач, то в случае, когда задачи могут порождаться одними процессорами, а выполняться другими, статическое связывание вообще невозможно.

ОС всего мультипроцессора существует лишь виртуально как взаимодействие ОС, представленных в кластерах.

Важнейшим вопросом в построении ОС является выбор типа взаимодействия ОС отдельных кластеров.

По типу взаимодействия различают следующие структуры программного обеспечения (ПО): ведущий — ведомый; раздельное выполнение задач в каждом процессоре; симметричная, или однородная, обработка во всех процессорах.

В системе с *раздельным выполнением задач* супервизорные функции реализуются каждым процессором в соответствии с его собственными потребностями и требованиями со стороны программ, возложенных на этот процессор.

Поскольку модули супервизора выполняются несколькими процессорами, должна быть предусмотрена их повторная входимость или их копии должны быть загружены в каждый процессор. Число конфликтов, связанных с блокировкой системных таблиц, невелико, так как каждый процессор может иметь свой собственный их набор.

При этом число общих управляющих таблиц не будет большим.

Системы с раздельным выполнением задач в каждом процессоре предъявляют определенные ограничивающие требования к виду исходной информации, ибо способы работать эффективно лишь тогда, когда задачи, решаемые отдельными процессорами, хорошо сбалансированы (т. е. примерно с одинаковой эффективностью используют оборудование). Все процессоры системы в плане надежности являются узким местом, ибо выход любого процессора из строя означает потерю его программы и нарушение всех программных обменов, в которых он участвует. Восстановление работоспособности системы требует серьезного внешнего вмешательства. Наращивание системы без изменения программ невозможно.

Системы с *симметричной*, или *однородной*, обработкой во всех процессорах наиболее полно реализуются при использовании совокупности функционально однородных процессорных блоков. Каждый из процессоров может в равной степени эффективно выполнять супервизорные функции, «перетекающие» из одного процессора в другой.

Для таких систем характерно следующее. Каждый процессор выполняет те супервизорные функции, которые неразрывно связаны с решаемой им задачей, а также те функции, которые необходимы для новой задачи в случае, когда процесс решения текущей задачи будет прерван или полностью завершен. Вместе с тем любой процессор может выполнять все или большинство общесистемных функций.

Ввиду того, что процессоры однородны и могут быть использованы одинаково, любая задача при ее решении может обрабатываться различными процессорными блоками системы.

Общесистемное управление непрерывно перераспределяется между процессорами: в каждый момент времени только один процессор может быть управляющим.

Для процессоров устанавливается определенный приоритет, касающийся, во-первых, разрешения конфликтных ситуаций, а во-вторых, ранжирования управляющих функций.

Мультипроцессор не предъявляет жестких требований к характеру входной информации. Для повышения надежности управляющие таблицы дублируются. При выходе процессорных модулей из строя происходит постепенное уменьшение производительности (*деградация системы*). Наращивание системы возможно без каких-либо функциональных ограничений.

1. 3. Отказоустойчивость

Фактическим стандартом средств интерпретации макроконвейерных вычислений является мультизадачная ОС. Объектно-ориентированная архитек-

тура операционных систем дает возможность применить математические методы исследования эффективности вариантов аппаратно-программной реализации параллельных алгоритмов [5].

Однокристальные микроЭВМ могут служить основой обширного класса мультипроцессорных микроЭВМ с распределенной магистралью, повышение производительности которых достигается за счет одновременной реализации параллельных компонент алгоритма. Однако однокристальные микроЭВМ не вполне пригодны для обработки информации в реальном масштабе времени при дефиците ресурсов надежности. Они не позволяют обнаруживать вывод недостоверной информации, а также решать вопросы защиты информации от сбоев. Существенная взаимозависимость достоверности и производительности предполагает создание встроенных многопроцессорных микроЭВМ с перестраиваемой архитектурой [6].

Операционная система мультипроцессора строится как *интерпретатор операторов и директив базы макроконвейерных вычислений*. Достигаемый эффект заключается в макроуровневом управлении последовательностью реализации компонент алгоритма при помощи потока данных и событий.

Специализация функций ОС, предполагающая организацию взаимодействия компонент алгоритма, позволяет значительно упростить выбор стратегии распределения ресурсов мультипроцессора.

Использование макроконвейерного представления алгоритма позволяет откладывать процедуру связывания компонент алгоритма и средств их реализации до момента начала решения задач. Привязка задач к процессору осуществляется при наличии готовой к исполнению задачи и свободного процессора. Для координации доступа к ресурсам различными задачами используется механизм *семафоров*.

Диагностическая модель на системном уровне представляет собой *направленный граф*.

1. 4. Механизмы обеспечения надежности.

Гарантоспособность

Рассмотрим отказоустойчивый мультипроцессор реального времени со встроенным механизмом восстановления, которое заключается в локализации точки отказа через возврат вычислительного процесса к моменту достоверной обработки данных. При диагностировании аппаратных средств с указанием неисправных узлов последние исключаются из вычислительного процесса, возобновляемого с той точки, где возникла ошибка.

Реконфигурируемый компьютер от традиционного отличается тем, что его структура не фиксирована, а зависит от решаемой задачи [2].

Как показала практика, минимальным базисом средств интерпретации макроконвейерных вы-

числений, ранжируемых по уровням гарантоспособности, может служить мультипроцессорная микроЭВМ, содержащая *триаду процессоров* со встроенными средствами селективного контроля состояния системной магистрали. Эти средства дают возможность взаимного контроля функционирования процессоров, основанного на том, что каждую задачу восстанавливаемых заданий решает один процессор, а каждую задачу гарантоспособных заданий — триада процессоров.

Взаимный функциональный контроль процессоров осуществляется путем распределенного мажоритарного сравнения решений, передаваемых по системной магистрали в архивы решений задач гарантоспособных заданий. При правильном функционировании всех процессоров реализуется взаимное копирование архивов задач восстанавливаемых заданий. Если установлен факт неправильного функционирования какого-либо процессора триады, то исправные процессоры запрещают (при помощи средств преобразования конфигурации) доступ неправильно функционирующего процессора к системной магистрали и устанавливают ожидаемое время его восстановления. Исправные процессоры решают задачу координации, перераспределяют задачи восстанавливаемых заданий. Они также решают задачи восстанавливаемых заданий исключенного процессора через возврат к ретроспективным решениям.

После того как ожидаемое время восстановления функционирования процессоров истечет, исправные процессоры разрешают представление системной магистрали исключенному процессору и оценивают правильность решения задач гарантоспособных заданий, полученного возвращенным процессором. Если эти задачи решены правильно, то предыдущее состояние процессора трактуется как нарушение правильного функционирования, обусловленное сбоем, и восстанавливается исходное распределение задач. В противном случае состояние процессора трактуется как неисправное и предоставление системной магистрали неисправному процессору повторно запрещается.

Таким образом, модификация структуры мультипроцессорной микроЭВМ заключается в преобразованиях конфигурации, связанных с типом выполняемого задания, а также в преобразованиях конфигурации, обусловленных неправильным функционированием процессоров.

В случае микроЭВМ с распределенной магистралью состав триады изменяется при помощи контроллера конфигурации микроЭВМ, определяющего состав триады и предоставляющего процессорам триады доступ к устройству преобразования конфигурации мультипроцессорной микроЭВМ.

При обнаружении неправильно функционирующего процессора доступ его к системной магистрали запрещается, а контроллер конфигурации

микроЭВМ не назначает этот процессор в последующие триады. Если причиной неправильного функционирования исключенного процессора был сбой, то процессоры триады восстанавливают исходную конфигурацию мультипроцессорной микроЭВМ.

Отметим, что **эффективность** мультипроцессорной микроЭВМ в значительной степени зависит от временных интервалов между моментами изменения состава триады и вида процесса, задающего эти интервалы. Анализ путей практической реализации возможных стратегий циклического контроля показал, что наиболее просто в схемотехническом отношении реализуется стратегия, базирующаяся на минимальном наборе триад, обеспечивающем взаимный контроль всех процессоров.

Основным свойством базовой мультипроцессорной микроЭВМ, которое связано с избыточностью ее структуры и определяет способность микроЭВМ обрабатывать информацию при дефиците ресурсов надежности, является **перестраиваемость** структуры микроЭВМ под структуру алгоритма и корректируемость решений задач.

1. 5. Организация распределенной сети с использованием широкополосной магистрали

Особенность архитектуры мультипроцессора заключается в объединении кластеров посредством скоростной системной магистрали. Быстрая и эффективная служба передачи сообщений реализуется благодаря применению специализированной ОС с распределенным ядром. Соответствующая программа представляется в виде множества одновременно выполняемых процессов, которые обмениваются данными и синхронизируют свою работу посредством отправки сообщений [1]. Иными словами, программа рассматривается как сеть процессов, состоящая из логических узлов, каждый из которых включает в себя подмножество процессов, которые с точки зрения программиста должны осуществляться совместно в одном физическом узле [7].

Метод доступа абонентов сети к общему каналу, а также способ разрешения конфликтов в значительно большей степени влияют на качество предоставляемых коммуникационных услуг, чем физическая организация канала. Как основные характеристики при оценке качества используются средняя задержка сообщений и емкость канала связи.

Обычным способом согласования трафика сети с входящими запросами пользователей является применение процедур управления потоком.

Существуют четыре основных подхода к разрешению конфликтных ситуаций, возникающих при множественном доступе к общему каналу:

- 1) случайный доступ;
- 2) приоритетный доступ;

3) пропорциональный доступ;

4) локально-приоритетный доступ.

Основным элементом распределенной ОС является ее *ядро*. Оно должно быть тщательно сформировано, особенно для систем обработки данных в реальном масштабе времени, чтобы были учтены ограничения по времени работы и по ресурсам в каждом из процессоров мультипроцессора. Копия ядра размещается в каждом кластере, а связь между ними осуществляется пересылкой сообщений. Ядро распределенной системы предоставляет три основных вида обслуживания:

- 1) планирование выполнения процессов;
- 2) передачу сообщений;
- 3) обработку прерываний от устройств.

Необходимость организации связи между процессами, а также особенности архитектуры мультипроцессора (многопроцессорные кластеры и наличие специального коммуникационного процессора в кластере) естественным образом приводят к идею разделения сетевого программного обеспечения на три компонента:

- 1) пользователи (прикладные процессы);
- 2) транспортная служба;
- 3) сеть передачи данных.

Транспортная служба сети предоставляет прикладным процессам (пользователям службы) услуги по передаче сообщений, т. е. обеспечивает межклusterную связь.

Процессы как объекты сеансового уровня получают доступ к службе посредством транспортного интерфейса и соединяются с транспортной сетью через точки входа, называемые *портами*.

Представителем транспортной службы в узле сети является *монитор транспортной службы*, который размещается в коммуникационном процессоре кластера и выступает в роли коммутатора транспортных соединений. Монитор обеспечивает подключение процессов к транспортной службе на основе соглашения о транспортном интерфейсе, а также доставку сообщений, которыми обмениваются эти процессы. Данные пользователей и управляющая информация передаются по каналу связи между процессами в виде сообщений [8]. Транспортная станция предоставляет такие виды обслуживания, как обнаружение и исправление ошибок, управление потоком, сборка и разборка сообщений на блоки транспортировки.

Кластеры связываются в модульную высокопроизводительную вычислительную систему, локализованную в пределах ограниченного пространства, которая может рассматриваться как виртуальная машина.

Пример. Development Kit для проектирования и тестирования динамических процессов дает возможность проектировщикам повысить производительность мультипроцессора в десятки раз.

Так, благодаря отладочным средствам динамического управления процессами, мультипроцессор для обработки многомерных 3D полей миллиметрового диапазона волн показал такие параметры:

- производительность при решении спектральных задач и видеообработки изображений террагерцовой камеры — 7 TFlops;
- количество процессоров (CPU, DSP, FPGA) — 20 шт.;
- количество одновременно подключаемых стандартных видеокамер — 10 шт.;
- пропускная способность видеопотока по выходу — 15 Гбит.

При этом сроки проектирования сокращаются в два-три раза в сравнении со статическим проектированием ресурсов мультипроцессора.

2. Решения для беспроводных сетей на мультипроцессоре с шинной архитектурой Multi-Bus RTOS

Мультипроцессор с шиной Multi-Bus RTOS является идеальным решением для реализации оборудования сетей мобильной связи в сетях 4G, BWA (*Broadband Wireless Access*) и WPAN (*Wireless Personal Area Network*), в соответствии с принципами SDR — *Software-defined radio* [9].

Концепция SDR предусматривает замену всего разнообразия существующих и разрабатываемых конструкций приемо-передающего оборудования на ограниченное число доступных аппаратных блоков, работающих под управлением программного обеспечения. Это приводит к упрощению и удешевлению конечного продукта, существенному улучшению характеристик, поддержке любых видов модуляции, а также помехоустойчивого кодирования, способствуя реализации сложных алгоритмов цифровой обработки, появлению множества дополнительных сервисных функций. Разработка конечного продукта существенно ускоряется, поскольку программное обеспечение может совершенствоваться одновременно различными группами разработчиков в рамках единой аппаратно-программной платформы.

Использование мультипроцессора с шиной Multi-Bus RTOS позволяет реализовывать на единой платформе как функции высокоскоростной обработки цифровой информации для реализации физического уровня устройства, так и низкоскоростные функции, характерные для MAC-уровней, наряду с функциями управления и контроля. Это стало возможным за счет применения на единой платформе высокоскоростных алгоритмов матричных вычислений, эффективных алгоритмов, необходимых для реализации функций обработки данных, а также использованию табличных функций, эффективного доступа к памяти, распараллеливания сложных итерационных процессов и т. д.

Baseband processor для SDR и Wireless HD — важнейший элемент базовых и мобильных клиентских станций, являющийся функциональным модулем, интегрированным в гибкую, масштабируемую открытую архитектуру мультипроцессора.

Именно динамическое распределение ресурсов мультипроцессора в зависимости от задач позволяет оптимизировать аппаратные затраты, увеличивая производительность мобильных компьютерных систем, и, главное, ускоряя процесс проектирования мультипроцессора под выбранный Wireless-стандарт.

На мультипроцессоре реализуются следующие функции (рис. 2) [10]:

- ◆ Фурье-преобразования (FFT, IFFT) для систем с OFDM-модуляцией;
- ◆ цифровая модуляция и демодуляция с программным декодированием (*Digital Modulation with Software Decoding*) — BPSK, QPSK, QAM, PSK, PAM, MSK, GMSK;
- ◆ помехоустойчивое кодирование с прямой коррекцией ошибок (*Forward Error Correction*), а также использованием различных видов кодов и алгоритмов декодирования, в том числе применяются:

- сверточные коды и алгоритм Витерби (*Convolution Codes*), Viterbi Algorithm;
- коды Рида — Соломона (*Reed Solomon Codes*);
- сверточные турбокоды (CTC — *Convolution Turbo Codes*) MAP, LLR, SOVA-алгоритмы;
- блочные турбокоды (BTC — *Block Turbo Codes*), итерационные SISO (*Soft Input Soft Output*) алгоритмы;
- LDPC — *Low-density parity-check Codes*, итеративные алгоритмы декодирования;
- кодирование с циклической проверкой избыточности (CRC — *Cyclic Redundancy Check Codes*);
- сложные схемы перемежения (*Interleaving*);
- выравнивание характеристик канала во временной и частотной областях (*Chanel Equalizer in Frequency Domain & Time Domain*);
- синхронизация частоты и временных отсчетов (*Frequency & Time Synchronization in Frequency Domain & Time Domain*);
- оценки характеристик канала (*Channel Estimation*) и алгоритмы оптимизации пропускной способности (AMC — *Adaptive Modulation Control or/and HARQ* — *Hybrid Automatic Repeat Request*);
- оценки характеристик канала и алгоритмы формирования диаграммы направленности антенны (*Beamforming*), а также пространственной обработки сигналов (MIMO — *Multi Input Multi Output*);
- программное управление шириной полосы сигнала (*Bandwidth Management*);

- поддержка технологий многостанционного доступа — TDMA, CDMA, OFDMA, SDMA, CSMA/CD;
- управление трафиком в сетях, включая сквозной QoS (QoS — *Quality of Service, include End-to-End QoS*);
- поддержка MAC-уровня (*Wireless & Ethernet*);
- поддержка функционала интегрированных точек доступа (L2-Level, L3-Level for Ethernet Network);
- управление оборудованием, контроль и протоколирование состояния устройства;
- контроль и протоколирование состояния канала.

Все процессы считаются функционально эквивалентными, а сеть процессоров представляет собой полносвязный граф. Благодаря динамическому управлению ресурсами в мультипроцессоре отсутствуют пиковые нагрузки.

Нет необходимости использовать дорогостоящие процессоры с кэш уровней 2 и 3.

Идентификация данных и распределение ресурсов мультипроцессора выполняется в соответствии с протоколом на этапе ввода/вывода данных. Таким образом, отпадает необходимость в использовании коммутаторов со статическим распределением полосы пропускания видео, аудио и архивных данных.




Рис. 2. Общие функциональные блоки Wireless-мультипроцессора

3. Реализация мультипроцессора на базе алгоритмических ядер IC Core

Базовое алгоритмическое ядро IC Core реализовано в цифровом виде (на FPGA, DSP). Simultaneous realization UWB RF-Receiver была выполнена на технологии BSIM3 в полосе 0,1...1 ГГц.

На FPGA семейства Altera на базе IC Core были синтезированы функциональные устройства для Wireless-сетей (4G): PLL, BPSK-Modulator/Demodulator, FFT, Decoder Viterbi, LDPC-Decoder, Matched Filter.

ВЫВОДЫ

Технология Multi-Bus RTOS обеспечивает гибкость, масштабируемость, переносимость программного обеспечения.

Количество процессоров может наращиваться от 20 до 1000 (и более), при этом обеспечиваются независимые потоки данных и инструкций.

Задачи распараллеливания процессов между процессорами выполняются автоматически. Задачи, которые нельзя распараллелить (таких задач достаточно мало), решаются с помощью высокопроизводительных потоковых процессоров (MIPS).

Межпроцессорный обмен выполняется благодаря коммуникационным ASIC (по технологии «почтовых ящиков», описанной ранее), благодаря чему существенно снижается энергопотребление мультипроцессора в целом.

Распределенная сеть мультипроцессоров (сервер и тонкие клиенты) повторяют топологию и архитектуру мультипроцессора. Поэтому благодаря прямому доступу к памяти и серверным ресурсам сеть становится «прозрачной» для любого клиентского компьютера без использования дорогостоящего middleware. При этом значительно надежнее решаются задачи разграничения доступа к серверным ресурсам.

На основе алгоритмических ядер IC Core синтезировано огромное количество функций — от простейших до сложнейших (FFT-like, PSK-Demodulator, Correlator, Matched Filter).

Высокую производительность и выигрыш в вычислительном ресурсе алгоритмы реализованных ядер IC Core показали на мультипроцессоре Multi-Bus RTOS в задачах вычисления оптимального маршрута для сети графа.

Література

1. *Flinn, M. J. Some computer organizations and their effectiveness / M. J. Flinn // IEEE Trans. Comput.— 1972.— Vol. C-21, No. 9.— P. 948–960.*
2. *Coulas, M. F. RNet: A hard real-time distributed programming system / M. F. Coulas, G. H. MacEwen // IEEE Trans. Comput.— 1987.— Vol. C-36, No. 8.— P. 917–932.*
3. *Partially-parallel LDPC decoder based on high-efficiency message-passing algorithm in 2005 / [K. Shimizu, T. Ishikawa, N. Togawa a. o.] // International Conference on Computer Design (1996).*
4. *HDL Library of Processing Units for Generic and DVB-S2 LDPC Decoding / [M. Gomes, G. Falcão, J. Gonçalves Vitor a. o.J, SIGMAP2006, Setúbal-Portugal, 7–10 August 2006.*
5. *Косовець, Н. А. Отказоустойчивый мультипроцессор реального времени со встроенным механизмом восстановления / Н. А. Косовець, Л. Н. Косовець // Кибернетика и системный анализ.— Т. 40, № 5.— С. 169–177.*
6. *Косовець, Н. А. К системному проектированию встроенного отказоустойчивого мультипроцессора реального времени с варьируемым соотношением производительности и досто-*
- верности при дефиците ресурсов надежности / Н. А. Косовець, Л. Н. Косовець: материалы Междунар. науч.-техн. конф. «Искусственный интеллект. Интеллектуальные и многопроцессорные системы», 20–25 сент. 2004 г.— С. 27–34.*
7. *Косовець, Н. А. Разработка архитектуры отказоустойчивого мультипроцессора реального времени на основе высокопроизводительного встроенного т-процессорного кластера для решения задач обработки многомерных сигналов / Н. А. Косовець, Л. Н. Косовець: материалы Междунар. науч.-техн. конф. «Искусственный интеллект. Интеллектуальные и многопроцессорные системы», 2005 г.— С. 127–139.*
8. *Косовець, Н. А. Концепция создания архитектуры отказоустойчивого т-кластерного мультипроцессора реального времени со скоростным радиоканалом обмена для обработки многомерных сигналов / Н. А. Косовець, Л. Н. Косовець: материалы Междунар. науч.-техн. конф. «Искусственный интеллект. Интеллектуальные и многопроцессорные системы», 2006 г.— С. 144–148.*
9. *Косовець, М. А. Вбудований мультипроцесор реального часу з архітектурою, що передбudoвється, для обробки радіометричних зображень / М. А. Косовець, Л. М. Товстенко: VII Всеукр. міжнар. конф. «Оброблення сигналів і зображень та розпізнавання образів. УкрОБРАЗ'2004», 11–15 жовт. 2010 р., Київ.— С. 25–29.*
10. *Knap, W. Signal Processing 3D Terahertz Imaging FMCW Radar for the NDT of material / W. Knap, N. Kosovets, A. Drobik: сб. тез. VI Междунар. науч.-техн. симпозиума «Новые технологии в телекоммуникациях», ГУИКТ-КАРПАТЫ'2013— Карпаты, Вышков. 21–25 янв. 2013.— С. 154–156.*

М. А. Косовець, Л. М. Товстенко

МУЛЬТИПРОЦЕСОРНА АРХІТЕКТУРА РЕАЛЬНОГО ЧАСУ З ДИНАМІЧНИМ РОЗПОДІЛОМ РЕСУРСІВ ДЛЯ МОБІЛЬНИХ ДОДАТКІВ

Проектування високопродуктивного відмовостійкого мультипроцесора реального часу, здатного поєднати функції сервера з обробкою різномірних даних і функцій мобільного клієнта для Wireless-мереж, — найбільш затребувана і очікувана технологія в галузі мультипроцесорних вирішень. Саме тому описані далі системи з масовим паралелізмом і алгоритми паралельних обчислень актуальні не лише з погляду уніфікації функціональних модулів обробки сигналів, а й у плані скорочення часу на розробку апаратно-програмної мультипроцесорної платформи для різних радіопротоколів і Wireless-стандартів. Пропонується на одній мультипроцесорній платформі поєднати функції тонкого клієнта і сигнальної обробки для Wireless-мереж (включаючи MAC- і PHY-рівні).

N. Kosovets, L. Tovstenko

MULTIPROCESSING ARCHITECTURE OF REAL-TIME WITH DYNAMIC RESOURCE ALLOCATION FOR MOBILE APPLICATIONS

Designing of high-performance fault-tolerant multiprocessor of real-time capable to combine the functions of the server processing of heterogeneous data and functions of a mobile client for Wireless-networks — the most demanded and expected technology in the sphere of multiprocessor solutions. Moreover, the system which described below with massively parallel algorithms and parallel computing are relevant from the point of view of the unification of the functional modules of signal processing, and from the point of view of reducing the time to develop a hardware and software platform for multiprocessor different radio protocols and Wireless-standards. There was offered to combine the functions of a thin client and signal processing for a Wireless-networks (including MAC- and PHY-level) on one multiprocessor platform.