

doi:<https://doi.org/10.15407/emodel.41.02.039>

УДК 004.052.32+681.518.5

Д.В. Ефанов, д-р техн. наук
Российский университет транспорта (МИИТ)
(Российская Федерация, 127994, Москва, ул. Образцова, д. 9,
тел. (+7) 9117092164, (+7) (915) 4809191, e-mail: TrES-4b@yandex.ru),
В.В. Сапожников, д-р техн. наук, **Вл.В. Сапожников**, д-р техн. наук
Петербургский государственный университет путей
сообщения Императора Александра I
(Российская Федерация, 190031, Санкт-Петербург, Московский пр., 9,
тел. (+7) (812) 4578579, e-mail: port.at.pgups@gmail.com)

Модифицированные коды с суммированием взвешенных разрядов и переходов для решения задач синтеза дискретных устройств с обнаружением отказов

Проанализированы особенности обнаружения ошибок в информационных векторах модифицированными кодами с суммированием взвешенных разрядов и переходов между разрядами, занимающими соседние позиции в информационных векторах, при построении которых использована последовательность весовых коэффициентов, образующая натуральный ряд чисел. Представлены условия построения семейства взвешенных кодов с обнаружением любых однократных искажений в информационных векторах заданной длиной m . Установлены ключевые характеристики взвешенных кодов с суммированием, определяющие условия их применения при построении надежных логических устройств. Разработана классификация кодов с суммированием взвешенных разрядов и переходов с весовыми коэффициентами из натурального ряда чисел.

К л ю ч е в ы е с л о в а: контролепригодные системы, код с суммированием, код Бергера, взвешенный код с суммированием, свойства кода, информационный вектор, необнаруживаемая ошибка.

Методы помехоустойчивого кодирования широко применяются при построении надежных блоков и компонентов современных систем автоматического и автоматизированного управления во всех отраслях промышленности и транспорта [1—4]. При этом применяются как корректирующие коды, так и коды, ориентированные только на обнаружение ошибок. Последние позволяют строить более простые структуры логических устройств и исключать в них возможности накопления необнаруживаемых неисправностей.

© Ефанов Д.В., Сапожников В.В., Сапожников Вл.В., 2019

Свойства обнаружения ошибок кодами с суммированием в информационных векторах определяют и особенности их применения для решения различных задач. Например, при построении контролепригодных структур дискретных систем часто используют классические коды Бергера ($S(m, k)$ -коды, где m и k — длины информационных и контрольных векторов) [5], обладающие свойством обнаружения любых монотонных ошибок в информационных векторах. В этом случае схемы устройств реализуют таким образом, чтобы на их выходах были возможными только монотонные проявления неисправностей либо осуществлялся контроль по группам с монотонно независимыми выходами [6—10]. Это же свойство кода Бергера используется и для решения задач функционального диагностирования комбинационных логических устройств [11, 12].

Известно большое число модификаций классических кодов Бергера в коды, обладающие различными особенностями обнаружения ошибок [13, 14]. Например, модульные коды с суммированием, в контрольные разряды которых записывается двоичное число, равное наименьшему неотрицательному вычету веса информационного вектора по модулю M (наиболее распространены значения модулей, равные степени числа два), обладают свойством обнаружения любых монотонных ошибок, за исключением ошибок кратностями $d = jM$, $j = 1, 2, \dots, \left\lfloor \frac{m}{M} \right\rfloor$ (где $\lfloor \dots \rfloor$ — обозначает целое снизу от вычисляемого значения) [15—19]. Учет такого свойства модульных кодов с суммированием позволяет на практике сокращать структурную избыточность контролепригодных дискретных систем [20]. При этом, как показано в [21], для реальных схем сокращение структурной избыточности возможно и посредством установки модуля, не являющегося степенью числа два.

Еще одной перспективной модификацией кода Бергера является построение модифицированных $RS(m, k)$ -кодов посредством подсчета модифицированного веса информационного вектора. При этом на первом этапе построения кода подсчитывается наименьший неотрицательный вычет по модулю $M = 2^{\lceil \log_2(m+1) \rceil - 1}$ (где $\lceil \dots \rceil$ — обозначает целое сверху от вычисляемого значения) веса полного или неполного информационного вектора (число $r \pmod{M}$) [22, 23]. На втором этапе подсчитывается специальный поправочный коэффициент α как сумма по модулю $M = 2$ заранее установленных разрядов информационного вектора. Результирующий модифицированный вес информационного вектора является суммой $\alpha M + r \pmod{M}$. Данное число представляется в двоичном виде и записывается в разряды контрольного вектора. Свойства данного класса кодов

исследованы во многих работах, например в [24], где описаны их преимущества и недостатки. Одним из недостатков $RS(m, k)$ -кодов является недостаточно эффективное использование разрядов контрольных векторов и невозможность достижения теоретического минимума числа обнаруживаемых ошибок для установленных значений m и k (при $m \geq 4$).

Рассмотрим модифицированные коды Бергера, лишенные указанного недостатка, способ построения которых основан на взвешивании разрядов (или переходов между разрядами, занимающими соседние позиции в информационных векторах) весовыми коэффициентами из последовательности, образующей натуральный ряд чисел с последующей модификацией.

Принципы построения модифицированных взвешенных кодов.

Идея построения кодов с суммированием на основе взвешивания разрядов изложена в работе [5], где предлагается для построения кодов с суммированием использовать взвешивание разрядов коэффициентами из натурального ряда чисел за исключением весов-степеней числа два. В [25] для построения кода с обнаружением пачек ошибок предлагается комбинировать последовательности весовых коэффициентов из ряда возрастающих степеней числа два. Указанные модификации кода Бергера обладают полезными свойствами обнаружения ошибок, однако имеют существенную избыточность, что не позволяет эффективно использовать данные коды при синтезе аппаратных реализаций дискретных систем. В [26] при синтезе систем функционального контроля логических схем предложено подбирать весовые коэффициенты для функций, реализуемых объектом диагностирования, а в [27] используется не только взвешивание разрядов, соответствующих функциям, но и подсчет наименьших неотрицательных вычетов по заранее установленному модулю.

Помимо взвешивания разрядов информационного вектора возможно также взвешивание переходов между разрядами, занимающими соседние позиции в информационных векторах. Такой подход к построению кода с суммированием впервые описан в [28]. В [29, 30] описаны некоторые модифицированные коды с суммированием взвешенных переходов, а также некоторые особенности обнаружения ими ошибок на примере кодов с малой длиной информационных векторов.

Весьма удобной для последующей модификации кода с суммированием оказывается последовательность весовых коэффициентов, образующая натуральный ряд чисел [31]. При ее использовании удастся получить все возможные суммы весовых коэффициентов от числа 0 до числа $2^m - 1$. Используя подсчеты наименьших неотрицательных вычетов при формировании модифицированного веса, можно получать равномерные распределения информационных векторов между получаемыми значения-

ми вычетов, что важно при решении задач построения самопроверяемой контрольной аппаратуры. Свойства различных модификаций взвешенных кодов с суммированием с последовательностью весовых коэффициентов, образующей натуральный ряд чисел, описаны в работах [32—36].

А л г о р и т м построения модифицированных взвешенных кодов с суммированием, позволяющий получить семейства кодов для определенной длины информационного вектора.

1. Устанавливаем последовательность весовых коэффициентов разрядов (или переходов между разрядами) информационного вектора, образующую натуральный ряд чисел, начиная с младшего разряда (или перехода).

2. Определяем значение модуля $M = 2^{\lceil \log_2(m+1) \rceil - 1}$.

3. Подсчитываем сумму весовых коэффициентов единичных информационных разрядов или переходов:

$$W = \sum_{i=1}^m w_i f_i. \quad (1)$$

4. Определяем наименьший неотрицательный вычет числа W по выбранному модулю M : $W_M = W \pmod{M}$.

5. Рассчитываем поправочный коэффициент α , равный сумме по модулю два произвольного (но заранее установленного) числа любых информационных разрядов.

6. Формируем число

$$V = W_M + \alpha M. \quad (2)$$

7. Полученное число V представляем в двоичном виде и записываем в разряды контрольного вектора.

Модифицированный код с суммированием взвешенных разрядов обозначим как $RWS(m, k)$ -код, а взвешенных переходов — как $RWT(m, k)$ -код. Оба класса кодов имеют избыточность, аналогичную избыточности классических кодов Бергера, а именно $k = \lceil \log_2(m+1) \rceil$.

В табл. 1 и 2 приведены полученные с помощью представленного алгоритма все кодовые слова $RWS(4, 3)$ - и $RWT(4, 3)$ -кодов, для которых поправочный коэффициент вычислен по формуле $\alpha = f_2 \oplus f_4$. Поправочный коэффициент при построении кодов $RWS(m, k)$ или $RWT(m, k)$ может быть рассчитан и другим способом, откуда следует, что для данного значения длины информационного вектора может быть построено целое семейство взвешенных кодов с суммированием.

Выбор разрядов, по которым осуществляется подсчет значения поправочного коэффициента α , является определяющим. В [34] установлены

ограничения на построение $RWS(m, k)$ -кода, являющегося помехоустойчивым (обнаруживающим любые однократные искажения в информационных векторах). $RWS(m, k)$ -код будет помехоустойчивым в том, и только в том случае, если при вычислении поправочного коэффициента α будет задействован разряд информационного вектора с весом $M = 2^{\lceil \log_2(m+1) \rceil - 1}$. Отсюда следует, что для данной длины информационного вектора возможно построение 2^{m-1} помехоустойчивых $RWS(m, k)$ -кодов.

Несколько иными являются условия построения помехоустойчивых $RWT(m, k)$ -кодов [36]. Помехоустойчивые $RWT(m, k)$ -коды могут быть построены при любых сочетаниях информационных разрядов в сумме поправочного коэффициента α для любых значений длин информационных векторов за исключением $m = 2^q + 1, q = 1, 2, \dots$. Для построения помехо-

Таблица 1. Кодовые слова $RWS(4, 3)$ -кодов

Разряды информационного вектора				Суммы				Разряды контрольного вектора		
f_4	f_3	f_2	f_1	W	W_M	α	V	g_3	g_2	g_1
Весовые коэффициенты разрядов										
w_4	w_3	w_2	w_1							
4	3	2	1							
0	0	0	0	0	0	0	0	0	0	0
0	0	0	1	1	1	0	1	0	0	1
0	0	1	0	2	2	1	6	1	1	0
0	0	1	1	3	3	1	7	1	1	1
0	1	0	0	3	3	0	3	0	1	1
0	1	0	1	4	0	0	0	0	0	0
0	1	1	0	5	1	1	5	1	0	1
0	1	1	1	6	2	1	6	1	1	0
1	0	0	0	4	0	1	4	1	0	0
1	0	0	1	5	1	1	5	1	0	1
1	0	1	0	6	2	0	2	0	1	0
1	0	1	1	7	3	0	3	0	1	1
1	1	0	0	7	3	1	7	1	1	1
1	1	0	1	8	0	1	4	1	0	0
1	1	1	0	9	1	0	1	0	0	1
1	1	1	1	10	2	0	2	0	1	0

Таблица 2. Кодовые слова $RWT(4, 3)$ -кодов

Разряды информационного вектора			Суммы				Разряды контрольного вектора			
f_4	f_3	f_2	W	W_M	α	V	g_3	g_2	g_1	
Весовые коэффициенты переходов										
$w_{4,3}$	$w_{3,2}$	$w_{2,1}$								
3	2	1								
0	0	0	0	0	0	0	0	0	0	0
0	0	0	1	1	1	0	1	0	0	1
0	0	1	0	3	3	1	7	1	1	1
0	0	1	1	2	2	1	6	1	1	0
0	1	0	0	5	1	0	1	0	0	1
0	1	0	1	7	3	0	3	0	1	1
0	1	1	0	4	0	1	4	1	0	0
0	1	1	1	3	3	1	7	1	1	1
1	0	0	0	3	3	1	7	1	1	1
1	0	0	1	4	0	1	4	1	0	0
1	0	1	0	7	3	0	3	0	1	1
1	0	1	1	5	1	0	1	0	0	1
1	1	0	0	2	2	1	6	1	1	0
1	1	0	1	3	3	1	7	1	1	1
1	1	1	0	1	1	0	1	0	0	1
1	1	1	1	0	0	0	0	0	0	0

устойчивых $RWT(m, k)$ -кодов при $m=2^q+1$, $q=1,2,\dots$ необходимо, чтобы в сумме поправочного коэффициента α присутствовал старший информационный разряд.

Свойства обнаружения ошибок модифицированными взвешенными кодами. Результаты исследований показывают, что правила вычисления поправочного коэффициента значительно влияют на свойства обнаружения ошибок модифицированными взвешенными кодами с суммированием.

С использованием специально разработанного программного модуля расчета характеристик обнаружения ошибок кодами с суммированием были получены специальные характеристические таблицы, включающие полную информацию о числе необнаруживаемых ошибок по различным кратностям и видам (табл. 3—6).

Таблица 3. Характеристики обнаружения ошибок семействам *RWS* (6, 3)-кодов

Индекс поправочного коэффициента	Общее число необнаруживаемых ошибок по кратностям					Общее число ошибок всех видов
	2	3	4	5	6	
8, 29	160	192	96	0	0	448
	96 / 64 / 0	32 / 0 / 160	16 / 32 / 48	0 / 0 / 0	0 / 0 / 0	144 / 96 / 208
9, 13, 24, 28	96	128	160	64	0	448
	64 / 32 / 0	16 / 0 / 112	24 / 56 / 80	4 / 0 / 60	0 / 0 / 0	108 / 88 / 252
10, 31, 40, 61	96	160	96	96	0	448
	64 / 32 / 0	32 / 0 / 128	8 / 40 / 48	8 / 0 / 88	0 / 0 / 0	112 / 72 / 264
11, 15, 26, 30, 41, 45, 56, 60	32	224	160	32	0	448
	32 / 0 / 0	48 / 0 / 176	16 / 64 / 80	4 / 0 / 28	0 / 0 / 0	100 / 64 / 284
12, 25	96	128	160	64	0	448
	32 / 64 / 0	64 / 0 / 64	0 / 80 / 80	8 / 0 / 56	0 / 0 / 0	104 / 144 / 200
14, 27, 44, 57	32	224	160	32	0	448
	0 / 32 / 0	64 / 0 / 160	24 / 56 / 80	0 / 0 / 32	0 / 0 / 0	88 / 88 / 272
42, 63	160	0	288	0	0	448
	96 / 64 / 0	0 / 0 / 0	32 / 112 / 144	0 / 0 / 0	0 / 0 / 0	128 / 176 / 144
43, 47, 58, 62	96	192	96	64	0	448
	64 / 32 / 0	48 / 0 / 144	8 / 40 / 48	4 / 0 / 60	0 / 0 / 0	124 / 72 / 252
46, 59	96	192	96	64	0	448
	32 / 64 / 0	32 / 0 / 160	16 / 32 / 48	8 / 0 / 56	0 / 0 / 0	88 / 96 / 264

В табл. 3 и 4 приведены характеристики обнаружения ошибок семействами кодов *RWS* (6, 3) и *RWS* (7, 3), а в табл. 5 и 6 — семействами кодов *RWT* (6, 3) и *RWT* (7, 3). Для каждого кода из соответствующего семейства рассчитано количество необнаруживаемых ошибок по каждой кратности и в общем для всех кратностей, а также приведено распределение необнаруживаемых ошибок по видам (монотонные / симметричные / асимметричные)*. Для указания способа вычисления поправочного коэффициента α использовано десятичное обозначение: коэффициент α

* Ошибки в информационных векторах классифицируются на одиночные, монотонные, симметричные и асимметричные. Одиночная ошибка связана с искажением только одного разряда информационного вектора. К монотонным ошибкам относятся такие ошибки, при возникновении которых искажаются либо только нулевые, либо только единичные разряды. Симметричной является такая ошибка, которая содержит одинаковое количество искажений $0 \rightarrow 1$ и $1 \rightarrow 0$. Асимметричные ошибки возникают при наличии искажений и нулевых и единичных разрядов, но не при равном их количестве.

Таблица 4. Характеристики обнаружения ошибок семейством RWS(7, 3)-кодов

Индекс поправочного коэффициента	Общее число необнаруживаемых ошибок по кратностям							Общее число ошибок всех видов
	2	3	4	5	6	7		
8, 93	512 320 / 192 / 0	768 128 / 0 / 640	448 80 / 176 / 192	128 0 / 0 / 128	64 4 / 24 / 36	0 0 / 0 / 0	1920 532 / 392 / 996	
9, 12, 24, 29, 43, 46, 58, 63, 72, 77, 89, 92, 106, 111, 123, 126	320 192 / 128 / 0	576 128 / 0 / 448	576 64 / 224 / 288	256 24 / 0 / 232	128 0 / 32 / 96	64 2 / 0 / 62	1920 410 / 384 / 1126	
10, 40, 95, 125	384 256 / 128 / 0	512 96 / 0 / 416	448 48 / 208 / 192	448 32 / 0 / 416	64 0 / 16 / 48	64 2 / 0 / 62	1920 434 / 352 / 1134	
11, 14, 26, 31, 41, 44, 56, 61, 74, 79, 91, 94, 104, 109, 121, 124	192 128 / 64 / 0	704 160 / 0 / 544	576 64 / 224 / 288	320 24 / 0 / 296	128 4 / 40 / 84	0 0 / 0 / 0	1920 380 / 328 / 1212	
13, 28, 73, 88	256 192 / 64 / 0	512 64 / 0 / 448	704 112 / 272 / 320	384 16 / 0 / 368	64 4 / 24 / 36	0 0 / 0 / 0	1920 388 / 360 / 1172	
15, 30, 45, 60, 75, 90, 105, 120	128 128 / 0 / 0	768 160 / 0 / 608	704 80 / 304 / 320	192 16 / 0 / 176	64 0 / 16 / 48	64 2 / 0 / 62	1920 386 / 320 / 1214	
25, 76	256 64 / 192 / 0	512 256 / 0 / 256	704 16 / 368 / 320	384 32 / 0 / 352	64 4 / 24 / 36	0 0 / 0 / 0	1920 372 / 584 / 964	
27, 57, 78, 108	128 0 / 128 / 0	768 224 / 0 / 544	704 112 / 272 / 320	192 0 / 0 / 192	64 0 / 16 / 48	64 2 / 0 / 62	1920 338 / 416 / 1166	
42, 127	512 320 / 192 / 0	0 0 / 0 / 0	1216 144 / 496 / 576	0 0 / 0 / 0	192 4 / 56 / 132	0 0 / 0 / 0	1920 468 / 744 / 708	
47, 62, 107, 122	256 192 / 64 / 0	768 192 / 0 / 576	448 48 / 208 / 192	256 16 / 0 / 240	192 4 / 56 / 132	0 0 / 0 / 0	1920 452 / 328 / 1140	
59, 110	256 64 / 192 / 0	768 128 / 0 / 640	448 80 / 176 / 192	256 32 / 0 / 224	192 4 / 56 / 132	0 0 / 0 / 0	1920 308 / 424 / 1188	

представлен в виде десятичного числа—эквивалента формулы подсчета. Например, запись числа 41 в соответствующей графе соответствует использованию при вычислении поправочного коэффициента формулы $\alpha = f_1 \oplus f_4 \oplus f_6$, поскольку число 41 представляется в двоичном виде как $\langle f_6 f_5 f_4 f_3 f_2 f_1 \rangle = \langle 101001 \rangle$.

Из анализа характеристических таблиц, подобных табл. 3—6, следует, что $RWS(m, k)$ -коды в классе необнаруживаемых имеют ошибки как с четными, так и с нечетными кратностями. Исключением является такой модифицированный код, для которого поправочный коэффициент является сверткой по модулю два всех разрядов информационного вектора или всех разрядов, занимающих четные позиции в информационном векторе. Коды $RWT(m, k)$ обладают несколько иной особенностью: при четных значениях m они обнаруживают любые ошибки с нечетными кратностями в информационных векторах, а при нечетных в классе необнаруживаемых присутствуют ошибки как с четными, так и с нечетными кратностями. Из характеристических таблиц также следует, что с увеличением кратности ошибок постепенно изменяется распределение их по видам: от преимущественного количества монотонных и симметричных необнаруживаемых ошибок приоритет переходит к асимметричным необнаруживаемым ошибкам.

На рис. 1 представлены в графической форме распределения необнаруживаемых ошибок по видам в кодах $RWS(6, 3)$, $RWS(7, 3)$, $RWT(6, 3)$ и $RWT(7, 3)$. Для распределений необнаруживаемых ошибок в $RWS(m, k)$ -кодах никакой закономерности не наблюдается, кроме приоритетного количества асимметричных необнаруживаемых ошибок и сравнимого количества необнаруживаемых монотонных и симметричных ошибок.

Распределения ошибок по видам в $RWT(m, k)$ -кодах симметричны относительно центральных значений десятичных эквивалентов поправочных коэффициентов при четных значениях m , однако при нечетных значениях m данная закономерность нарушается. При малых значениях длин информационных векторов ($m \leq 6$) более распространенными оказываются симметричные необнаруживаемые ошибки. При больших значениях m наименьшим в классе необнаруживаемых является количество монотонных ошибок, затем симметричных и асимметричных. Подобные графики позволяют определить диапазоны разбросов значений чисел необнаруживаемых кодами ошибок различных видов для целого семейства модифицированных взвешенных кодов заданной длины.

Коды $RWS(m, k)$, обладающие свойством помехоустойчивости, имеют минимально возможное общее количество необнаруживаемых ошибок

для данных значений m и k . Коды $RWT(m, k)$ с таким свойством могут быть построены не при любых условиях.

Коды $RWS(m, k)$ и $RWT(m, k)$ можно сравнить с другими известными кодами с суммированием с аналогичной избыточностью. В табл. 7 приведены показатели обнаружения ошибок для кодов с длиной информационного вектора $m = 6$, а также данные для классических кодов Бергера $S(6, 3)$, модифицированных кодов с суммированием единичных разрядов $RS(6, 3)$ -кодов [22], модульно взвешенных кодов $WSM(6, 3)$ и $WTM(6, 3)$ [32]. Для каждого кода рассчитаны доли необнаруживаемых ошибок кратностью d от общего количества ошибок данной кратностью β_d , а также доли общего количества необнаруживаемых кодом ошибок от общего их числа γ_m .

Коды с суммированием взвешенных разрядов или переходов имеют улучшенные характеристики обнаружения ошибок в информационных векторах по сравнению с кодами с суммированием единичных информационных разрядов. Следует заметить, что на основе взвешивания разрядов удастся построить коды с наименьшим числом необнаруживаемых

Таблица 5. Характеристики обнаружения ошибок семейством $RWT(6, 3)$ -кодов

Индекс поправочного коэффициента	Общее число необнаруживаемых ошибок по кратностям					Общее число ошибок всех видов
	2	3	4	5	6	
19, 28, 35, 44	128	0	320	0	0	448
	64 / 64 / 0	0 / 0 / 0	40 / 120 / 160	0 / 0 / 0	0 / 0 / 0	104 / 184 / 160
3, 12, 15, 17, 18, 20, 23, 24, 27, 29, 30, 33, 34, 36, 39, 40, 43, 45, 46, 48, 51, 60	192	0	192	0	64	448
	96 / 96 / 0	0 / 0 / 0	24 / 72 / 96	0 / 0 / 0	2 / 20 / 42	122 / 188 / 138
7, 11, 13, 14, 21, 22, 25, 26, 37, 38, 41, 42, 49, 50, 52, 56	192	0	256	0	0	448
	96 / 96 / 0	0 / 0 / 0	32 / 96 / 128	0 / 0 / 0	0 / 0 / 0	128 / 192 / 128
16, 31, 32, 47	256	0	192	0	0	448
	128 / 128 / 0	0 / 0 / 0	24 / 72 / 96	0 / 0 / 0	0 / 0 / 0	152 / 200 / 96
5, 6, 9, 10, 53, 54, 57, 58	256	0	256	0	64	576
	128 / 128 / 0	0 / 0 / 0	32 / 96 / 128	0 / 0 / 0	2 / 20 / 42	162 / 244 / 170
1, 2, 4, 8, 55, 59, 61, 62	320	0	128	0	0	448
	160 / 160 / 0	0 / 0 / 0	16 / 48 / 64	0 / 0 / 0	0 / 0 / 0	176 / 208 / 64
0, 63	448	0	448	0	64	960
	224 / 224 / 0	0 / 0 / 0	56 / 168 / 224	0 / 0 / 0	2 / 20 / 42	282 / 412 / 266

Таблица 6. Характеристики обнаружения ошибок семействам RIT (7, 3)-кодов

Индекс поправочного коэффициента	Общее число обнаруживаемых ошибок по кратностям							Общее число ошибок всех видов
	2	3	4	5	6	7	7	
7, 11, 13, 14, 19, 28, 35, 44, 49, 50, 52, 56, 67, 76, 79, 112, 115, 124	256 128 / 128 / 0	512 128 / 0 / 384	640 80 / 240 / 320	512 32 / 0 / 480	0 0 / 0 / 0	0 0 / 0 / 0	0 0 / 0 / 0	1920 368 / 368 / 1184
3, 12, 15, 48, 51, 60, 71, 75, 77, 78, 83, 92, 99, 108, 113, 114, 116, 120	256 128 / 128 / 0	640 160 / 0 / 480	640 80 / 240 / 320	256 16 / 0 / 240	0 0 / 0 / 0	0 0 / 0 / 0	128 2 / 0 / 126	1920 386 / 368 / 1166
21, 22, 25, 26, 37, 38, 41, 42	384 192 / 192 / 0	384 96 / 0 / 288	768 96 / 288 / 384	384 24 / 0 / 360	0 0 / 0 / 0	0 0 / 0 / 0	0 0 / 0 / 0	1920 408 / 480 / 1032
5, 6, 9, 10, 17, 18, 20, 23, 24, 27, 29, 30, 33, 34, 36, 39, 40, 43, 45, 46, 53, 54, 57, 58	384 192 / 192 / 0	512 128 / 0 / 384	512 64 / 192 / 256	384 24 / 0 / 360	0 0 / 0 / 0	0 0 / 0 / 0	128 2 / 0 / 126	1920 410 / 384 / 1126
65, 66, 68, 72, 80, 95, 96, 111, 119, 123, 125, 126	512 256 / 256 / 0	384 96 / 0 / 288	384 48 / 144 / 192	512 32 / 0 / 480	0 0 / 0 / 0	0 0 / 0 / 0	128 2 / 0 / 126	1920 434 / 400 / 1086
69, 70, 73, 74, 81, 82, 84, 87, 88, 91, 93, 94, 97, 98, 100, 103, 104, 107, 109, 110, 117, 118, 121, 122	384 192 / 192 / 0	640 160 / 0 / 480	512 64 / 192 / 256	384 24 / 0 / 360	0 0 / 0 / 0	0 0 / 0 / 0	0 0 / 0 / 0	1920 440 / 384 / 1096
85, 86, 89, 90, 101, 102, 105, 106	384 192 / 192 / 0	768 192 / 0 / 576	768 96 / 288 / 384	384 24 / 0 / 360	0 0 / 0 / 0	0 0 / 0 / 0	128 2 / 0 / 126	2432 506 / 480 / 1446
1, 2, 4, 8, 16, 31, 32, 47, 55, 59, 61, 62	512 256 / 256 / 0	768 192 / 0 / 576	384 48 / 144 / 192	256 16 / 0 / 240	0 0 / 0 / 0	0 0 / 0 / 0	0 0 / 0 / 0	1920 512 / 400 / 1008
64, 127	768 384 / 384 / 0	0 0 / 0 / 0	1152 144 / 432 / 576	0 0 / 0 / 0	0 0 / 0 / 0	0 0 / 0 / 0	0 0 / 0 / 0	1920 528 / 816 / 576
0, 63	768 384 / 384 / 0	1152 288 / 0 / 864	1152 144 / 432 / 576	768 48 / 0 / 720	0 0 / 0 / 0	0 0 / 0 / 0	128 2 / 0 / 126	3968 866 / 816 / 2286




Рис. 1. Графики распределения необнаруживаемых ошибок по видам в *RWS* (6, 3)-кодах (α), *RWS* (7, 3)-кодах (β), *RWT* (6, 3)-кодах (γ), *RWT* (7, 3)-кодах (δ): - - - одиночные; монотонные; - - - асимметричные; — симметричные

Таблица 7. Показатели обнаружения ошибок кодами с суммированием

Код	Индекс поправочного коэффициента α	Значение β_d , %, при t					γ_m , %
		2	3	4	5	6	
<i>RWS</i> (6,3)	8, 29	16,667	15	10	0	0	11,111
	9, 13, 24, 28	10	10	16,667	16,667	0	11,111
	10, 31, 40, 61	10	12,5	10	25	0	11,111
	11, 15, 26, 30, 41, 45, 56, 60	3,333	17,5	16,667	8,333	0	11,111
	12, 25	10	10	16,667	16,667	0	11,111
	14, 27, 44, 57	3,333	17,5	16,667	8,333	0	11,111
	42, 63	16,667	0	30	0	0	11,111
	43, 47, 58, 62	10	15	10	16,667	0	11,111
	46, 59	10	15	10	16,667	0	11,111
<i>RWT</i> (6,3)	19, 28, 35, 44	13,333	0	33,333	0	0	11,111
	3, 12, 15, 17, 18, 20, 23, 24, 27, 29, 30, 33, 34, 36, 39, 40, 43, 45, 46, 48, 51, 60	20	0	20	0	100	11,111
	7, 11, 13, 14, 21, 22, 25, 26, 37, 38, 41, 42, 49, 50, 52, 56	20	0	26,667	0	0	11,111
	16, 31, 32, 47	26,667	0	20	0	0	11,111
	5, 6, 9, 10, 53, 54, 57, 58	26,667	0	26,667	0	100	14,286
	1, 2, 4, 8, 55, 59, 61, 62	33,333	0	13,333	0	0	11,111
	0, 63	46,667	0	46,667	0	100	23,81
	—	50	0	37,5	0	31,25	21,329
	—	50	0	37,5	0	31,25	21,329
<i>S</i> (6,3)	—	50	0	37,5	0	31,25	21,329
	—	50	0	37,5	0	31,25	21,329
	—	50	0	37,5	0	31,25	21,329
	—	50	0	37,5	0	31,25	21,329
<i>RS</i> (6,3)	1, 2, 4, 8, 16, 31, 32, 47, 55, 59, 61, 62	33,333	0	16,667	0	0	11,905
	3, 5, 6, 9, 10, 12, 15, 17, 18, 20, 23, 24, 27, 29, 30, 33, 34, 36, 39, 40, 43, 45, 46, 48, 51, 53, 54, 57, 58, 60	23,333	0	23,333	0	50	11,905
	7, 11, 13, 14, 19, 21, 22, 25, 26, 28, 35, 37, 38, 41, 42, 44, 49, 50, 52, 56	20	0	30	0	0	11,905
<i>WSM</i> (6,3)	—	6,667	15	15	12,5	0	11,111
<i>WTM</i> (6,3)	—	20	0	20	0	100	11,111

двукратных ошибок. Взвешивание разрядов, а не переходов, дает возможность построить модифицированный код с максимальным смещением необнаруживаемых ошибок в сторону большей кратности. Сравнивая между собой коды $RWS(m, k)$ и $WSM(m, k)$, а также коды $RWT(m, k)$ и $WTM(m, k)$, можно заметить превосходство некоторых модифицировано-взвешенных кодов по обнаружению ошибок в области малой кратности над модульно-взвешенными кодами.

Недостатками кодов $RWS(m, k)$ и $RWT(m, k)$ по сравнению с кодами с суммированием единичных разрядов является наличие в классе необнаруживаемых существенного числа монотонных необнаруживаемых ошибок, особенно в области малой их кратности. Это наблюдается также при рассмотрении асимметричных ошибок. Эффект уменьшения числа необнаруживаемых ошибок достигнут в результате уменьшения числа необнаруживаемых симметричных ошибок.

Следовательно, можно считать, что семейства кодов $RWS(m, k)$ и $RWT(m, k)$ — это семейства с эффективным обнаружением ошибок как в целом, так и по каждой кратности. Однако при построении дискретных устройств необходимо учитывать и то, что ими не обнаруживается некоторое количество монотонных и асимметричных ошибок малой кратностью в информационных векторах.

Модульно-взвешенные коды с суммированием. Для уменьшения избыточности взвешенных кодов с суммированием подсчитывается вес информационного вектора по модулю $M \in \{2; 4; 8; \dots; 2^{\lceil \log_2(m+1) \rceil - 2}\}$. Все остальные правила остаются прежними. Анализ модульно-взвешенных кодов с суммированием, или $RWSM(m, k)$ - и $RWTM(m, k)$ -кодов, показал, что основные особенности обнаружения ошибок в информационных векторах данными кодами сохраняются, но увеличивается число необнаруживаемых кодами ошибок. Следует заметить, что $RWSM(m, k)$ -код будет помехоустойчивым в том и только в том случае, если при расчете поправочного коэффициента будут задействованы разряды, номера позиций которых в информационном векторе кратны значению модуля M . Отсюда следует, что мощность множества помехоустойчивых $RWSM(m, k)$ -кодов равна $2^{m - \lfloor m/M \rfloor}$.

Помехоустойчивые $RWTM(m, k)$ -коды, как и коды $RWT(m, k)$, могут быть построены при любых сочетаниях информационных разрядов в сумме поправочного коэффициента α для любых значений длин информационных векторов за исключением $m = 2^q + 1$, $q = 1, 2, \dots$. Для построения помехоустойчивых $RWT(m, k)$ -кодов при $m = 2^q + 1$, $q = 1, 2, \dots$ необходимо, чтобы в сумме коэффициента α присутствовал старший информационный




Рис. 2. Схема классификации взвешенных кодов с суммированием

разряд. Тогда мощность множества помехоустойчивых $RWTM(m, k)$ -кодов при $m = 2^q + 1$, $q = 1, 2, \dots$ будет равна 2^{m-1} , для других значений длин информационных векторов она будет равна 2^m .

Помехоустойчивых $RWTM(m, k)$ -кодов в одном семействе конкретного значения m гораздо больше, чем помехоустойчивых $RWSM(m, k)$ -кодов. Однако последние имеют несколько лучшие характеристики обнаружения ошибок в области малой кратности.

Таблица 8. Мощности семейств модифицированных взвешенных кодов с суммированием

m	$RWS(m, k)$	$RWS8(m, k)$	$RWS4(m, k)$	$RWS2(m, k)$	$RWT(m, k), RWTM(m, k)$
4	8	–	–	4	16
5	16	–	–	8	16
6	32	–	–	8	64
7	64	–	–	16	128
8	128	–	64	16	256
9	256	–	128	32	256
10	512	–	256	32	1 024
11	1 024	–	512	64	2 048
12	2 048	–	512	64	4 096
13	4 096	–	1 024	128	8 192
14	8 192	–	2 048	128	16 384
15	16 384	–	4 096	256	32 768
16	32 768	16 384	4 096	256	65 536
17	65 536	32 768	8 192	512	65 536
18	131 072	65 536	16 384	512	262 144
19	262 144	131 072	32 768	1 024	524 288
20	524 288	262 144	32 768	1 024	1 048 576

Классификация взвешенных кодов с суммированием. На рис. 2 приведена схема классификации взвешенных кодов с суммированием с весовыми коэффициентами, образующими натуральный ряд чисел. В основе классификации лежит разделение кодов по избыточности.

Отдельную группу кодов составляют коды с избыточностью классических кодов Бергера, обладающих, однако, улучшенными характеристиками обнаружения ошибок в информационных векторах. В группу кодов с уменьшенной избыточностью выделены модульно-взвешенные коды, сравнимые с известными модульными кодами с суммированием [14, 19, 22, 24].

В табл. 8 приведены рассчитанные данные о мощностях каждого из семейств кодов $RWS(m, k)$, $RWSM(m, k)$, $RWT(m, k)$ и $RWTM(m, k)$. Для реальных логических устройств наличие такого большого количества кодов для каждого значения m позволяет осуществлять выбор кода с учетом реализации максимальной эффективности обнаружения неисправностей при минимальной структурной избыточности.

Выводы

На основе принципа модификации кодов с суммированием взвешенных разрядов или переходов между разрядами, занимающими соседние позиции в информационных векторах, могут быть построены коды с теоретическим минимумом общего количества необнаруживаемых ошибок для данных значений m и k . Получаемые коды $RWS(m, k)$ и $RWT(m, k)$ будут иметь улучшенные характеристики обнаружения ошибок по сравнению с кодами с суммированием единичных информационных разрядов не только в целом, но и в области малой их кратности. Кроме кодов с суммированием с избыточностью кода Бергера возможно построение модульно-взвешенных кодов, или кодов $RWSM(m, k)$ и $RWTM(m, k)$.

Класс помехоустойчивых кодов $RWT(m, k)$ и $RWTM(m, k)$ шире класса помехоустойчивых кодов $RWS(m, k)$ и $RWSM(m, k)$, однако последние при этом имеют лучшие характеристики обнаружения ошибок в области их малой кратности.

Недостатком любых модифицированных и модульных взвешенных кодов с последовательностью весовых коэффициентов, образующей натуральный ряд чисел, является присутствие в классе необнаруживаемых монотонных и асимметричных ошибок малой кратностью.

Модифицированные взвешенные коды с суммированием могут быть использованы при проектировании и разработке дискретных систем с обнаружением неисправностей. Их многообразие расширяет поле выбора кода для обеспечения обозначенного свойства разрабатываемого устройства.

СПИСОК ИСПОЛЬЗОВАННОЙ ЛИТЕРАТУРЫ

1. Сапожников В.В., Сапожников Вл.В., Христов Х.А., Гавзов Д.В. Методы построения безопасных микроэлектронных систем железнодорожной автоматики. Под ред. Вл.В. Сапожникова. М.: Транспорт, 1995, 272 с.
2. Fujiwara E. Code Design for Dependable Systems: Theory and Practical Applications. John Wiley & Sons, 2006, 720 p.
3. Ubar R., Raik J., Vierhaus H.-T. Design and Test Technology for Dependable Systems-on-Chip (Premier Reference Source). Information Science Reference. Hershey — New York, IGI Global, 2011, 578 p.
4. Дрозд А.В., Харченко В.С., Антощук С.Г. и др. Рабочее диагностирование безопасных информационно-управляющих систем. Под ред. А.В. Дрозда и В.С. Харченко. Харьков: ХАИ, 2012, 614 с.
5. Berger J.M. A Note on Error Detection Codes for Asymmetric Channels // Information and Control, 1961, Vol. 4, Issue 1, p. 68—73. DOI: 10.1016/S0019-9958(61)80037-5.
6. Busaba F.Y., Lala P.K. Self-Checking Combinational Circuit Design for Single and Unidirectional Multibit Errors // Journal of Electronic Testing: Theory and Applications, 1994, Issue 1, p. 19-28. DOI: 10.1007/BF00971960.

7. *Matrosova A.Yu., Levin I., Ostanin S.A.* Self-Checking Synchronous FSM Network Design with Low Overhead // *VLSI Design*, 2000, Vol. 11, Issue 1, p. 47—58. DOI: 10.1155/2000/46578.
8. *Ostanin S.* Self-Checking Synchronous FSM Network Design for Path Delay Faults // *Proc. of 15th IEEE East-West Design & Test Symposium (EWDTS'2017)*. Novi Sad, Serbia, September 29—October 2, 2017, p. 696—699. DOI: 10.1109/EWDTS.2017.8110129.
9. *Sapozhnikov V.V., Morosov A., Sapozhnikov Vl.V., Göessel M.* A New Design Method for Self-Checking Unidirectional Combinational Circuits // *Journal of Electronic Testing: Theory and Applications*, 1998, Vol. 12, Issue 1-2, p. 41—53. DOI: 10.1023/A:1008257118423.
10. *Göessel M., Ocheretny V., Sogomonyan E., Marienfeld D.* *New Methods of Concurrent Checking*. Edition 1. Dordrecht: Springer Science+Business Media B.V., 2008, 184 p.
11. *Nicolaidis M., Zorian Y.* On-Line Testing for VLSI — A Compendium of Approaches // *Journal of Electronic Testing: Theory and Applications*, 1998, №12, p. 7—20. DOI: 10.1023/A:1008244815697.
12. *Mitra S., McCluskey E.J.* Which Concurrent Error Detection Scheme to Choose? // *Proc. of International Test Conf. 2000, USA, Atlantic City, NJ, 03-05 October 2000*, p. 985—994. DOI: 10.1109/TEST.2000.894311.
13. *Согомонян Е.С., Слабаков Е.В.* Самопроверяемые устройства и отказоустойчивые системы. М.: Радио и связь, 1989, 208 с.
14. *Piestrak S.J.* *Design of Self-Testing Checkers for Unidirectional Error Detecting Codes*. Wrocław: Oficyna Wydawnicza Politechniki Wrocławskiej, 1995, 111 p.
15. *Ghosh S., Basu S., Toubia N.A.* Synthesis of Low Power CED Circuits Based on Parity Codes // *Proc. of 23rd IEEE VLSI Test Symposium (VTS'05)*, 2005, p. 315—320.
16. *Kubalik P., Kubatova H.* Parity Codes Used for On-Line Testing in FPGA // *Acta Polytechnica*, 2005, Vol. 45, No. 6, p. 53—59.
17. *Аксенова Г.П.* О функциональном диагностировании дискретных устройств в условиях работы с неточными данными // *Проблемы управления*, 2008, №5, с. 62—66.
18. *Sapozhnikov V., Sapozhnikov Vl., Efanov D.* Modular Sum Code in Building Testable Discrete Systems // *Proc. of 13th IEEE East-West Design & Test Symposium (EWDTS'2015)*. Batumi, Georgia, September 26-29, 2015, p. 181—187. DOI: 10.1109/EWDTS.2015.7493133.
19. *Ефанов Д.В., Сапожников В.В., Сапожников Вл.В.* Применение модульных кодов с суммированием для построения систем функционального контроля комбинационных логических схем // *Автоматика и телемеханика*, 2015, №10, с. 152—169.
20. *Das D., Toubia N.A.* Synthesis of Circuits with Low-Cost Concurrent Error Detection Based on Bose-Lin Codes // *Journal of Electronic Testing: Theory and Applications*, 1999, Vol. 15, Issue 1-2, p. 145—155. DOI: 10.1023/A:1008344603814.
21. *Черепанова М.Р.* Исследование влияния значения модуля кода с суммированием на структурную избыточность систем функционального контроля // *Изв. Петербургского ун-та путей сообщения*, 2016, № 2, с. 279—288.
22. *Блюдов А.А., Ефанов Д.В., Сапожников В.В., Сапожников Вл.В.* Построение модифицированного кода Бергера с минимальным числом необнаруживаемых ошибок информационных разрядов // *Электр. моделирование*, 2012, **34**, № 6, с. 17—29.
23. *Сапожников В.В., Сапожников Вл.В., Ефанов Д.В.* Эффективный способ модификации кодов с суммированием единичных информационных разрядов // *Изв. вузов. Приборостроение*, 2017, **60**, № 11, с. 1020—1032. DOI: 10.17586/0021-3454-2017-60-11-1020-1032.
24. *Блюдов А.А., Ефанов Д.В., Сапожников В.В., Сапожников Вл.В.* О кодах с суммированием единичных разрядов в системах функционального контроля // *Автоматика и телемеханика*, 2014, № 8, с. 131—145.

25. *Berger J.M.* A Note on Burst Detection Sum Codes // *Information and Control*, 1961, Vol. 4, Issue 2-3, p. 297—299. DOI: 10.1016/S0019-9958(61)80024-7.
26. *Das D., Toubia N.A.* Weight-Based Codes and Their Application to Concurrent Error Detection of Multilevel Circuits // *Proc. of the 17th IEEE VLSI Test Symposium*. USA, CA, Dana Point, April 25-29, 1999, p. 370—376.
27. *Das D., Toubia N.A., Seuring M., Gossel M.* Low Cost Concurrent Error Detection Based on Modulo Weight-Based Codes // *Proc. of IEEE 6th International // Proc. of IEEE 6th International On-Line Testing Workshop (IOLTW)*. Spain, Palma de Mallorca, July 3-5, 2000, p. 171—176. DOI: 10.1109/OLT.2000.856633.
28. *Sapozhnikov V., Sapozhnikov V.I.* New Code for Fault Detection in Logic Circuits // *Proc. of 4th International Conference on Unconventional Electromechanical and Electrical Systems*. SPB, Russia, June 21-24, 1999, p. 693—696.
29. *Mehov V., Sapozhnikov V., Sapozhnikov V.I., Urganskov D.* Concurrent Error Detection Based on New Code with Modulo Weighted Transitions between Information Bits // *Proc. of 7th IEEE East-West Design & Test Workshop (EWDTS'2007)*. Erevan, Armenia, September 25-30, 2007, p. 21—26.
30. *Мехов В.Б., Сапожников В.В., Сапожников В.В.* Контроль комбинационных схем на основе модифицированных кодов с суммированием // *Автоматика и телемеханика*, 2008, №8, с. 153—165.
31. *Дмитриев В.В.* О двух способах взвешивания и их влиянии на свойства кодов с суммированием взвешенных переходов в системах функционального контроля логических схем // *Изв. Петербургского ун-та путей сообщения*, 2015, № 3, с. 119—129.
32. *Сапожников В.В., Сапожников В.В., Ефанов Д.В., Котенко А.Г.* Модульные коды с суммированием взвешенных переходов с последовательностью весовых коэффициентов, образующей натуральный ряд чисел // *Труды СПИИРАН*, 2017, № 1, с. 137—164. DOI: 10.15622/SP.50.6.
33. *Сапожников В.В., Сапожников В.В., Ефанов Д.В.* Модульно-взвешенные коды с суммированием с наименьшим общим числом необнаруживаемых ошибок в информационных векторах // *Электрон. моделирование*, 2017, **39**, № 4, с. 69—88.
34. *Сапожников В.В., Сапожников В.В., Ефанов Д.В.* Коды с суммированием с последовательностью весовых коэффициентов, образующей натуральный ряд чисел, в системах функционального контроля // *Там же*, 2017, **39**, № 5, с. 37—58.
35. *Efanov D., Sapozhnikov V., Sapozhnikov V.I.* The Synthesis of Self-Checking Combinational Devices Based on Properties of Codes With Summation of Weighted Transitions and Selection of Testable Outputs Groups // *Proc. of 15th IEEE East-West Design & Test Symposium (EWDTS'2017)*. Novi Sad, Serbia, September 29 — October 2, 2017, p. 671—677. DOI: 10.1109/EWDTS.2017.8110075.
36. *Ефанов Д.В., Сапожников В.В., Сапожников В.В.* Модифицированные коды с суммированием взвешенных переходов в системах функционального контроля комбинационных схем // *Труды Ин-та системного программирования РАН*, 2017, **29**, № 5, с. 39—60. DOI: 10.15514/ISPRAS-2017-29(5)-3.

Получена 31.05.18

REFERENCES

1. Sapozhnikov, V.V., Sapozhnikov, Vl.V., Khristov, H.A. and Gavzov, D.V. (1995), *Metody postroeniya bezopasnykh mikroelektronnykh sistem zheleznodorozhnoy avtomatiki* [Methods for constructing safety microelectronic systems for railway automation], Transport, Moscow, Russia.
2. Fujiwara, E. (2006), *Code Design for Dependable Systems: Theory and Practical Applications*, John Wiley & Sons, New Jersey, USA.
3. Ubar, R., Raik, J. and Vierhaus, H.T. (2011), *Design and Test Technology for Dependable Systems-on-Chip*, IGI Global, Hershey, New York, USA.
4. Drozd, A.V., Kharchenko, V.S. and Antoshchuk, S.G. (2012), *Rabochee diagnostirovanie bezopasnykh informatsionno-upravlyayuschikh sistem* [Objects and Methods of On-Line Testing for Safe Instrumentation and Control Systems], National Aerospace University, Kharkov, Ukraine.
5. Berger, J.M. (1961), "A Note on Error Detection Codes for Asymmetric Channels", *Information and Control*, Vol. 4, no. 1, pp. 68-73. DOI: 10.1016/S0019-9958(61)80037-5.
6. Busaba, F.Y. and Lala, P.K. (1994), "Self-Checking Combinational Circuit Design for Single and Unidirectional Multibit Errors", *Journal of Electronic Testing: Theory and Applications*, no. 1, pp. 19-28. DOI: 10.1007/BF00971960.
7. Matrosova, A.Yu., Levin, I. and Ostanin, S.A. (2000), "Self-Checking Synchronous FSM Network Design with Low Overhead", *VLSI Design*, Vol. 11, no. 1, pp. 47-58. DOI: 10.1155/2000/46578.
8. Ostanin, S. (2017), "Self-Checking Synchronous FSM Network Design for Path Delay Faults", *Proceedings of the 15th IEEE East-West Design & Test Symposium (EWDTS'2017)*, Novi Sad, Serbia, September 29-October 2, 2017, pp. 696-699. DOI: 10.1109/EWDTS.2017.8110129.
9. Saposhnikov, V.V., Morosov, A., Saposhnikov, Vl.V. and Göessel, M. (1998), "A New Design Method for Self-Checking Unidirectional Combinational Circuits", *Journal of Electronic Testing: Theory and Applications*, Vol. 12, no. 1-2, pp. 41-53. DOI: 10.1023/A:1008257118423.
10. Göessel, M., Ocheretny, V., Sogomonyan, E. and Marienfeld, D. (2008), *New Methods of Concurrent Checking*, Springer Science+Business Media, Nederland.
11. Nicolaidis, M. and Zorian, Y. (1998), "On-Line Testing for VLSI – A Compendium of Approaches", *Journal of Electronic Testing: Theory and Applications*, no. 12, pp. 7-20. DOI: 10.1023/A:1008244815697.
12. Mitra, S. and McCluskey, E.J. (2000), "Which Concurrent Error Detection Scheme to Choose?", *Proceeding of the International Test Conference*, USA, Atlantic City, October 03-05, 2000, pp. 985-994. DOI: 10.1109/TEST.2000.894311.
13. Sogomonyan, E.S. and Slabakov, E.V. (1989), *Samoproveryaemye ustroystva i otkazoustoychivye sistemy* [Self-checking devices and failover systems], Radio i svyaz, Moscow, USSR.
14. Piestrak, S.J. (1995), *Design of Self-Testing Checkers for Unidirectional Error Detecting Codes*, Wrocław Polytechnic University, Wrocław, Poland.
15. Ghosh, S., Basu, S. and Touba, N.A. (2005), "Synthesis of Low Power CED Circuits Based on Parity Codes", *Proceeding of the 23rd IEEE VLSI Test Symposium (VTS'05)*, 2005, pp. 315-320.
16. Kubalík, P. and Kubátová, H. (2005), "Parity Codes Used for On-Line Testing in FPGA", *Acta Polytechnica*, Vol. 45, no. 6, pp. 53-59.
17. Aksonova, G.P. (2008), "On Functional Diagnosis of Discrete Devices Under Imperfect Data Processing Conditions", *Problemy upravleniya*, no. 5, pp. 62-66.

18. Sapozhnikov, V., Sapozhnikov, VI. and Efanov, D. (2015), "Modular Sum Code in Building Testable Discrete Systems", *Proceeding of the 13th IEEE East-West Design & Test Symposium (EWDTS'2015)*, Batumi, Georgia, September 26-29, 2015, pp. 181-187. DOI: 10.1109/EWDTS.2015.7493133.
19. Efanov, D.V., Sapozhnikov, V.V. and Sapozhnikov, VI.V. (2015), "Applications of Modular Summation Codes to Concurrent Error Detection Systems for Combinational Boolean Circuits", *Avtomatika i telemekhanika*, no. 10, pp. 152-169.
20. Das, D. and Touba, N.A. (1999), "Synthesis of Circuits with Low-Cost Concurrent Error Detection Based on Bose-Lin Codes", *Journal of Electronic Testing: Theory and Applications*, Vol. 15, no. 1-2, pp. 145-155. DOI: 10.1023/A:1008344603814.
21. Cherepanova, M.R. (2016), "A study into influence of sum code module value on structure redundancy of concurrent error detection systems", *Izv. Peterburgskogo un-ta putey soobscheniya*, no. 2, pp. 279-288.
22. Blyudov, A.A., Efanov, D.V., Sapozhnikov, V.V. and Sapozhnikov, VI.V. (2012), "Formation of the Berger Modified Code with Minimum Number of Undetectable Errors of Data Bits", *Elektronnoe modelirovanie*, Vol. 34, no. 6, pp. 17-29.
23. Sapozhnikov, V.V., Sapozhnikov, VI.V. and Efanov, D.V. (2017), "Effective method of modifying code with on-bits summation", *Izv. vuzov. Priborostroenie*, Vol. 60, no. 11, pp. 1020-1032. DOI: 10.17586/0021-3454-2017-60-11-1020-1032.
24. Blyudov, A.A., Efanov, D.V., Sapozhnikov, V.V. and Sapozhnikov, VI.V. (2014), "On Codes with Summation of Data Bits in Concurrent Error Detection Systems", *Avtomatika i telemekhanika*, no. 8, pp. 131-145.
25. Berger, J.M. (1961), "A Note on Burst Detection Sum Codes", *Information and Control*, Vol. 4, no. 2-3, pp. 297-299, DOI: 10.1016/S0019-9958(61)80024-7.
26. Das, D. and Touba, N.A. (1999), "Weight-Based Codes and Their Application to Concurrent Error Detection of Multilevel Circuits", *Proceeding of the 17th IEEE VLSI Test Symposium, USA, CA, Dana Point, April 25-29, 1999*, pp. 370-376.
27. Das, D., Touba, N.A., Seuring, M. and Gossel, M. (2000), "Low Cost Concurrent Error Detection Based on Modulo Weight-Based Codes", *Proceeding of the IEEE 6th International On-Line Testing Workshop (IOLTW)*, Spain, Palma de Mallorca, July 3-5, 2000, pp. 171-176. DOI: 10.1109/OLT.2000.856633.
28. Saposhnikov, V. and Saposhnikov, VI. (1999), "New Code for Fault Detection in Logic Circuits", *Proceeding of the 4th International Conference on Unconventional Electromechanical and Electrical Systems*, St. PB, Russia, June 21-24, 1999, pp. 693-696.
29. Mehov, V., Saposhnikov, V., Sapozhnikov, VI. and Urganskov, D. (2007), "Concurrent Error Detection Based on New Code with Modulo Weighted Transitions between Information Bits", *Proceedings of the 7th IEEE East-West Design & Test Workshop (EWDTW'2007)*, Yerevan, Armenia, September 25-30, 2007, pp. 21-26.
30. Mekhov, V.B., Sapozhnikov, V.V. and Sapozhnikov, VI.V. (2008), "Checking of Combinational Circuits Basing on Modification Sum Codes", *Avtomatika i telemekhanika*, no. 8, pp. 153-165.
31. Dmitriev, V.V. (2015), "On the two weighing methods and their influence on properties of sum codes of weighted transitions in functional logical scheme control systems", *Izv. Peterburgskogo un-ta putey soobscheniya*, no. 3, pp. 119-129.
32. Sapozhnikov, V.V., Sapozhnikov, VI.V., Efanov, D.V. and Kotenko, A.G. (2017), "Modulo Codes with Summation of Weighted Transitions with Natural Number Sequence of Weights", *Trudy SPIIRAN*, no. 1, pp. 137-164. DOI: 10.15622/SP.50.6.
33. Sapozhnikov, V.V., Sapozhnikov, VI.V. and Efanov, D.V. (2017), "Modulo weighted codes with summation with minimum number of undetectable errors in data vectors", *Elektron. modelirovanie*, Vol. 39, no. 4, pp. 69-88.

34. Sapozhnikov, V.V., Sapozhnikov, Vl.V. and Efanov, D.V. (2017), "Codes with Summation with a Sequence of Weight Coefficients, Forming a Natural Series of Numbers, in Concurrent Error Detection Systems", *Elektron. modelirovanie*, Vol. 39, no. 5, pp. 37-58.
35. Efanov, D., Sapozhnikov, V. and Sapozhnikov, Vl. (2017), "The Synthesis of Self-Checking Combinational Devices Based on Properties of Codes With Summation of Weighted Transitions and Selection of Testable Outputs Groups", *Proceeding of the 15th IEEE East-West Design & Test Symposium (EWDTS'2017)*, Novi Sad, Serbia, September 29-October 2, 2017, pp. 671-677. DOI: 10.1109/EWDTS.2017.8110075.
36. Efanov, D., Sapozhnikov, V. and Sapozhnikov, Vl. (2017), "Modified codes with weighted-transitions summation in concurrent error detection systems of combinational circuits", *Trudy In-ta sistemnogo programirovaniya RAN*, Vol. 29, no. 5, pp. 39-60. DOI: 10.15514/ISPRAS-2017-29(5)-3.

Received 31.05.18

Д.В. Ефанов, В.В. Сапожников, Вл.В. Сапожников

МОДИФІКОВАНІ КОДИ З ПІДСУМОВУВАННЯМ ЗВАЖЕНИХ РОЗРЯДІВ І ПЕРЕХОДІВ ДЛЯ РОЗ'В'ЯЗКУ ЗАДАЧ СИНТЕЗУ ДИСКРЕТНИХ ПРИСТРОЇВ З ВИЯВЛЕННЯМ ВІДМОВ

Проаналізовано властивості виявлення помилок у інформаційних векторах модифікованими кодами з підсумовуванням зважених розрядів та переходів між розрядами, що займають сусідні позиції у інформаційних векторах, при побудові яких використано послідовність вагових коефіцієнтів, що утворює натуральний ряд чисел. Наведено умови побудови сім'ї зважених кодів з виявленням будь-яких одноразових викривлень у інформаційних векторах заданої довжини m . Встановлено ключові характеристики зважених кодів з підсумовуванням, які визначають умови їх застосування при побудові надійних логічних пристроїв. Розроблено класифікацію кодів з підсумовуванням зважених розрядів та переходів з ваговими коефіцієнтами з натурального ряду чисел.

К л ю ч о в і с л о в а: контролепридатні системи, код з підсумовуванням, код Бергера, зважений код з підсумовуванням, властивості коду, інформаційний вектор, помилка, що не виявляється.

D.V. Efanov, V.V. Sapozhnikov, Vl.V. Sapozhnikov

MODIFIED WIEGHT-BITS AND WEIGHT-TRANSITIONS SUM CODES FOR DISCRETE DEVICE SYNTHESIS WITH ERROR DETECTION

The authors analyzed the feature of detection ability in data vectors by modified weight-bits and weight-transition sum codes, which were constructed using a sequence of weights that form a natural series of numbers. The article presents the conditions for constructing a family of weighted codes with the detection of any single error in data vectors of a given length m . The key characteristics of weighted sum code are determined, which determine the conditions for their use in building reliable logic devices. A classification of weighted sum codes with weight coefficients from a natural series of numbers has been developed.

K e y w o r d s: testable systems, sum code, Berger code, weighted codes with summation, code properties, data vector, undetectable error.

ЕФАНОВ Дмитрий Викторович, д-р техн. наук, доцент, профессор кафедры «Автоматика, телемеханика и связь на железных дорогах» Российского университета транспорта (МИИТ), руководитель направления систем мониторинга и диагностики ООО «ЛокоТех-Сигнал». В 2007 г. окончил Петербургский государственный университет путей сообщения. Область научных исследований — дискретная математика, надежность и техническая диагностика дискретных систем.

САПОЖНИКОВ Валерий Владимирович, д-р техн. наук, профессор, профессор кафедры «Автоматика и телемеханика на железных дорогах» Петербургского государственного университета путей сообщения Императора Александра I. В 1963 г. окончил Ленинградский ин-т инженеров железнодорожного транспорта. Область научных исследований — надежность, синтез дискретных устройств, синтез безопасных систем, синтез самопроверяемых схем, техническая диагностика дискретных систем.

САПОЖНИКОВ Владимир Владимирович, д-р техн. наук, профессор, профессор кафедры «Автоматика и телемеханика на железных дорогах» Петербургского государственного университета путей сообщения Императора Александра I. В 1963 г. окончил Ленинградский ин-т инженеров железнодорожного транспорта. Область научных исследований — надежность, синтез дискретных устройств, синтез безопасных систем, синтез самопроверяемых схем, техническая диагностика дискретных систем.

