|
|
681.51
Кузнєцов, Микола Олександрович.
Моделі та методи підвищення контролепридатності схем на FPGA та достовірності результатів в цифрових компонентах систем критичного застосування [Текст] : автореферат дис. ... к. т. н. : 05.13.05 / М. О. Кузнєцов ; керівник О. В. Дрозд, 2021УДК:
Анотація: Дисертація присвячена питанням покращення цифрових компонентів, спроектованих на FPGA з LUT-орієнтованою архітектурою для систем критичного застосування. Пропонуються моделі та методи підвищення контролепридатності схем цифрових компонентів і достовірності обчислюваних результатів на основі багатоверсійності програмного коду FPGA проектів для запобігання накопиченню прихованих несправностей та їх прояву в нормальному й аварійному режимі, відповідно. Розроблено та досліджено моделі створення версій програмного коду з інвертуванням пам'яті LUT та перестановкою її бітів. Розроблені моделі покращують версійну надмірність рішень та дозволяють вибирати версії для підвищення контролепридатності схем і достовірності результатів при збереженні апаратної реалізації проекту. На основі цих моделей розроблено методи підвищення контролепридатності схем і достовірності результатів для домінуючої константної несправності пам'яті LUT вузлів, несправності замикання адресних входів LUT вузлів та усунення прихованих несправностей їх виявленням та маскуванням відповідно в нормальному та аварійному режимі.. The dissertation is devoted to the issues of improvement of digital components designed on FPGA with LUT-oriented architecture for safety-related systems. Models and methods for enhancing the checkability of digital component circuits and the trustworthiness of calculated results are proposed based on the multi-version program code of the FPGA projects to prevent the accumulation of hidden faults and their manifestation in normal and emergency mode, respectively. Models for creating program code versions with inverting LUT memory and rearranging its bits have been developed and investigated. The developed models improve the version redundancy of the solutions and allow to choose the versions to increase the checkability of the circuits and the trustworthiness of the results while maintaining the hardware implementation of the project. On the basis of these models, methods for increasing the checkability of circuits and the trustworthiness of the results for the dominant constant memory failure of LUT units, the fault of closing the address inputs of LUT units and the elimination of hidden faults by their detection and masking respectively in the normal and emergency mode were developed.
Дод. точки доступу:
Дрозд, Олександр Валентинович (керівник.); Drozd Oleksandr ; Kuznietsov Mykola ; Одеський національний політехнічний університет
|
|