Простийпошук |
Розширенийпошук |
Покажчики
|
Професійний пошук |
Рубрикатор НБУВ |
Розподілений пошук |
Бази даних
Наукова періодика України - результати пошуку
Книжкові видання та компакт-дискиЖурнали та продовжувані виданняАвтореферати дисертаційРеферативна база данихНаукова періодика УкраїниТематичний навігаторАвторитетний файл імен осіб
 |
Для швидкої роботи та реалізації всіх функціональних можливостей пошукової системи використовуйте браузер "Mozilla Firefox" |
|
|
Повнотекстовий пошук
| Знайдено в інших БД: | Реферативна база даних (5) |
Список видань за алфавітом назв: Авторський покажчик Покажчик назв публікацій  |
Пошуковий запит: (<.>AT=Баркалов Уменьшение аппаратурных затрат в$<.>) | |||
|
Загальна кількість знайдених документів : 6 Представлено документи з 1 до 6 |
|||
| 1. | 
Баркалов А. А. Уменьшение аппаратурных затрат в схеме микропрограммного автомата Мура на CPLD [Електронний ресурс] / А. А. Баркалов, Л. А. Титаренко, С. А. Цололо // Радіоелектронні і комп’ютерні системи. - 2008. - № 7. - С. 118–123. - Режим доступу: http://nbuv.gov.ua/UJRN/recs_2008_7_25 Предложен метод оптимизации аппаратурных затрат в логической схеме автомата Мура, реализуемого в базисе CPLD. Метод основывается на наличии классов псевдоэквивалентных состояний автомата Мура и большом коэффициенте объединения по входу макроячеек PAL. Приведен пример применения предложенного метода.Запропоновано метод зменшення витрат апаратури у схемі автомата Мура. Метод засновано на використанні вільних виходів блоків EMB для представлення кодів класів псевдоеквівалентних станів. Наведено результати досліджень запропонованого підходу.Предложен метод уменьшения аппаратурных затрат в логической схеме устройства управления, базирующийся на использовании большого коэффициента объединения по входу макроячеек программируемой матричной логики, что позволяет использовать больше одного источника для адреса микрокоманды. Для оптимизации схемы блока адресации микрокоманд использован метод замены логических условий. Приведен пример применения предложенного метода.Предложен метод уменьшения аппаратурных затрат, ориентированный на композиционные микропрограммные устройства управления с разделением кодов, реализованные на микросхемах типа CPLD. Метод основан на большом коэффициенте объединения по входу макроячеек ПМЛ, что позволяет использовать более одного источника для кодов классов ОЛЦ. Приведен пример реализации предложенного метода.Предложен метод синтеза совмещенного микропрограммного автомата, ориентированный на базис FPGA, позволяющий получить схему с минимальным числом элементов LUT. Оптимизация достигается преобразованием кодов состояний автомата в коды классов псевдоэквивалентных состояний. Приведен пример синтеза автомата с использованием данного метода. | ||
| 2. |
Баркалов А. А. Уменьшение аппаратурных затрат в схеме адресации микрокоманд устройства управления с разделением кодов [Електронний ресурс] / А. А. Баркалов, И. Я. Зеленёва, А. С. Лаврик // Радіоелектронні і комп’ютерні системи. - 2010. - № 5. - С. 124–128. - Режим доступу: http://nbuv.gov.ua/UJRN/recs_2010_5_21 Предложен метод оптимизации аппаратурных затрат в логической схеме автомата Мура, реализуемого в базисе CPLD. Метод основывается на наличии классов псевдоэквивалентных состояний автомата Мура и большом коэффициенте объединения по входу макроячеек PAL. Приведен пример применения предложенного метода.Запропоновано метод зменшення витрат апаратури у схемі автомата Мура. Метод засновано на використанні вільних виходів блоків EMB для представлення кодів класів псевдоеквівалентних станів. Наведено результати досліджень запропонованого підходу.Предложен метод уменьшения аппаратурных затрат в логической схеме устройства управления, базирующийся на использовании большого коэффициента объединения по входу макроячеек программируемой матричной логики, что позволяет использовать больше одного источника для адреса микрокоманды. Для оптимизации схемы блока адресации микрокоманд использован метод замены логических условий. Приведен пример применения предложенного метода.Предложен метод уменьшения аппаратурных затрат, ориентированный на композиционные микропрограммные устройства управления с разделением кодов, реализованные на микросхемах типа CPLD. Метод основан на большом коэффициенте объединения по входу макроячеек ПМЛ, что позволяет использовать более одного источника для кодов классов ОЛЦ. Приведен пример реализации предложенного метода.Предложен метод синтеза совмещенного микропрограммного автомата, ориентированный на базис FPGA, позволяющий получить схему с минимальным числом элементов LUT. Оптимизация достигается преобразованием кодов состояний автомата в коды классов псевдоэквивалентных состояний. Приведен пример синтеза автомата с использованием данного метода. | ||
| 3. | 
Баркалов А. А. Уменьшение аппаратурных затрат в устройстве управления с преобразователем адреса микрокоманды [Електронний ресурс] / А. А. Баркалов, Л. А. Титаренко, А. С. Лаврик // Управляющие системы и машины. - 2009. - № 5. - С. 56–61, 88. - Режим доступу: http://nbuv.gov.ua/UJRN/USM_2009_5_9 Предложен метод оптимизации аппаратурных затрат в логической схеме автомата Мура, реализуемого в базисе CPLD. Метод основывается на наличии классов псевдоэквивалентных состояний автомата Мура и большом коэффициенте объединения по входу макроячеек PAL. Приведен пример применения предложенного метода.Запропоновано метод зменшення витрат апаратури у схемі автомата Мура. Метод засновано на використанні вільних виходів блоків EMB для представлення кодів класів псевдоеквівалентних станів. Наведено результати досліджень запропонованого підходу.Предложен метод уменьшения аппаратурных затрат в логической схеме устройства управления, базирующийся на использовании большого коэффициента объединения по входу макроячеек программируемой матричной логики, что позволяет использовать больше одного источника для адреса микрокоманды. Для оптимизации схемы блока адресации микрокоманд использован метод замены логических условий. Приведен пример применения предложенного метода.Предложен метод уменьшения аппаратурных затрат, ориентированный на композиционные микропрограммные устройства управления с разделением кодов, реализованные на микросхемах типа CPLD. Метод основан на большом коэффициенте объединения по входу макроячеек ПМЛ, что позволяет использовать более одного источника для кодов классов ОЛЦ. Приведен пример реализации предложенного метода.Предложен метод синтеза совмещенного микропрограммного автомата, ориентированный на базис FPGA, позволяющий получить схему с минимальным числом элементов LUT. Оптимизация достигается преобразованием кодов состояний автомата в коды классов псевдоэквивалентных состояний. Приведен пример синтеза автомата с использованием данного метода. | ||
| 4. | 
Баркалов А. А. Уменьшение аппаратурных затрат в устройстве управления с разделением кодов [Електронний ресурс] / А. А. Баркалов, Л. А. Титаренко, А. С. Лаврик // Кибернетика и системный анализ. - 2013. - Т. 49, № 3. - С. 113-123. - Режим доступу: http://nbuv.gov.ua/UJRN/KSA_2013_49_3_12 Предложен метод оптимизации аппаратурных затрат в логической схеме автомата Мура, реализуемого в базисе CPLD. Метод основывается на наличии классов псевдоэквивалентных состояний автомата Мура и большом коэффициенте объединения по входу макроячеек PAL. Приведен пример применения предложенного метода.Запропоновано метод зменшення витрат апаратури у схемі автомата Мура. Метод засновано на використанні вільних виходів блоків EMB для представлення кодів класів псевдоеквівалентних станів. Наведено результати досліджень запропонованого підходу.Предложен метод уменьшения аппаратурных затрат в логической схеме устройства управления, базирующийся на использовании большого коэффициента объединения по входу макроячеек программируемой матричной логики, что позволяет использовать больше одного источника для адреса микрокоманды. Для оптимизации схемы блока адресации микрокоманд использован метод замены логических условий. Приведен пример применения предложенного метода.Предложен метод уменьшения аппаратурных затрат, ориентированный на композиционные микропрограммные устройства управления с разделением кодов, реализованные на микросхемах типа CPLD. Метод основан на большом коэффициенте объединения по входу макроячеек ПМЛ, что позволяет использовать более одного источника для кодов классов ОЛЦ. Приведен пример реализации предложенного метода.Предложен метод синтеза совмещенного микропрограммного автомата, ориентированный на базис FPGA, позволяющий получить схему с минимальным числом элементов LUT. Оптимизация достигается преобразованием кодов состояний автомата в коды классов псевдоэквивалентных состояний. Приведен пример синтеза автомата с использованием данного метода. | ||
| 5. |
Баркалов А. А. Уменьшение аппаратурных затрат в совмещенных автоматах [Електронний ресурс] / А. А. Баркалов, Л. А. Титаренко, Я. Е. Визор, А. В. Матвиенко // Управляющие системы и машины. - 2017. - № 4. - С. 43-50. - Режим доступу: http://nbuv.gov.ua/UJRN/USM_2017_4_6 Предложен метод оптимизации аппаратурных затрат в логической схеме автомата Мура, реализуемого в базисе CPLD. Метод основывается на наличии классов псевдоэквивалентных состояний автомата Мура и большом коэффициенте объединения по входу макроячеек PAL. Приведен пример применения предложенного метода.Запропоновано метод зменшення витрат апаратури у схемі автомата Мура. Метод засновано на використанні вільних виходів блоків EMB для представлення кодів класів псевдоеквівалентних станів. Наведено результати досліджень запропонованого підходу.Предложен метод уменьшения аппаратурных затрат в логической схеме устройства управления, базирующийся на использовании большого коэффициента объединения по входу макроячеек программируемой матричной логики, что позволяет использовать больше одного источника для адреса микрокоманды. Для оптимизации схемы блока адресации микрокоманд использован метод замены логических условий. Приведен пример применения предложенного метода.Предложен метод уменьшения аппаратурных затрат, ориентированный на композиционные микропрограммные устройства управления с разделением кодов, реализованные на микросхемах типа CPLD. Метод основан на большом коэффициенте объединения по входу макроячеек ПМЛ, что позволяет использовать более одного источника для кодов классов ОЛЦ. Приведен пример реализации предложенного метода.Предложен метод синтеза совмещенного микропрограммного автомата, ориентированный на базис FPGA, позволяющий получить схему с минимальным числом элементов LUT. Оптимизация достигается преобразованием кодов состояний автомата в коды классов псевдоэквивалентных состояний. Приведен пример синтеза автомата с использованием данного метода. | ||
| 6. | 
Баркалов A. A. Уменьшение аппаратурных затрат в устройстве управления с общей памятью [Електронний ресурс] / A. A. Баркалов, В. Н. Струнилин, Е. В. Струнилин // Наукові праці Донецького національного технічного університету. Серія : Інформатика, кібернетика та обчислювальна техніка. - 2012. - Вип. 15. - С. 6-10. - Режим доступу: http://nbuv.gov.ua/UJRN/Npdntu_inf_2012_15_3 Предложен метод оптимизации аппаратурных затрат в логической схеме автомата Мура, реализуемого в базисе CPLD. Метод основывается на наличии классов псевдоэквивалентных состояний автомата Мура и большом коэффициенте объединения по входу макроячеек PAL. Приведен пример применения предложенного метода.Запропоновано метод зменшення витрат апаратури у схемі автомата Мура. Метод засновано на використанні вільних виходів блоків EMB для представлення кодів класів псевдоеквівалентних станів. Наведено результати досліджень запропонованого підходу.Предложен метод уменьшения аппаратурных затрат в логической схеме устройства управления, базирующийся на использовании большого коэффициента объединения по входу макроячеек программируемой матричной логики, что позволяет использовать больше одного источника для адреса микрокоманды. Для оптимизации схемы блока адресации микрокоманд использован метод замены логических условий. Приведен пример применения предложенного метода.Предложен метод уменьшения аппаратурных затрат, ориентированный на композиционные микропрограммные устройства управления с разделением кодов, реализованные на микросхемах типа CPLD. Метод основан на большом коэффициенте объединения по входу макроячеек ПМЛ, что позволяет использовать более одного источника для кодов классов ОЛЦ. Приведен пример реализации предложенного метода.Предложен метод синтеза совмещенного микропрограммного автомата, ориентированный на базис FPGA, позволяющий получить схему с минимальным числом элементов LUT. Оптимизация достигается преобразованием кодов состояний автомата в коды классов псевдоэквивалентных состояний. Приведен пример синтеза автомата с использованием данного метода. | ||
Попередній перегляд: 
Реферативна БД
 |
| Відділ наукової організації електронних інформаційних ресурсів |
 Пам`ятка користувача |