Книжкові видання та компакт-диски Журнали та продовжувані видання Автореферати дисертацій Реферативна база даних Наукова періодика України Тематичний навігатор Авторитетний файл імен осіб
|
Для швидкої роботи та реалізації всіх функціональних можливостей пошукової системи використовуйте браузер "Mozilla Firefox" |
|
|
Повнотекстовий пошук
Пошуковий запит: (<.>A=Совин Я$<.>) |
Загальна кількість знайдених документів : 13
Представлено документи з 1 до 13
|
1. |
Совин Я. Р. Дослідження характеристик вбудованого генератора випадкових чисел мікроконтролерів родини STM32F4XX згідно з методикою NIST STS [Електронний ресурс] / Я. Р. Совин, Ю. М. Наконечний, М. Ю. Стахів // Вісник Національного університету "Львівська політехніка". Сер. : Автоматика, вимірювання та керування. - 2013. - № 753. - С. 37-44. - Режим доступу: http://nbuv.gov.ua/UJRN/VNULP_2013_753_9 Проведено тестування вбудованого генератора випадкових чисел мікроконтролерів родини STM32F4XX з ядром ARM Cortex-M4F згідно з методикою NIST STS за різних значень тактової частоти. Показано, що за результатами тестів NIST STS ці генератори задовольняють вимоги, які ставляться до генераторів випадкових чисел у криптографічних додатках.
| 2. |
Костів Ю. М. Визначення оптимальних параметрів генератора Голлманна за допомогою статистичних тестів NIST [Електронний ресурс] / Ю. М. Костів, В. М. Максимович, О. І. Гарасимчук, Я. Р. Совин, М. М. Мандрона // Вісник Національного університету "Львівська політехніка". Сер. : Автоматика, вимірювання та керування. - 2013. - № 753. - С. 57-67. - Режим доступу: http://nbuv.gov.ua/UJRN/VNULP_2013_753_12 Наведено результати дослідження генератора Голлманна за різної кількості базових генераторів М-послідовностей і різних степенів їх поліномів, що проведено з використанням статистичних тестів NIST. Одержані результати надають змогу оптимізувати параметри генератора за заданих параметрів вихідної імпульсної послідовності.
| 3. |
Тишик І. Я. Підвищення точності часової локалізації імпульсних сигналів зондування [Електронний ресурс] / І. Я. Тишик, Я. Р. Совин // Вісник Національного університету "Львівська політехніка". Автоматика, вимірювання та керування. - 2014. - № 802. - С. 65-70. - Режим доступу: http://nbuv.gov.ua/UJRN/VNULP_2014_802_11 Для підвищення точності часової локалізації відбитих імпульсних сигналів зондування запропоновано здійснювати їх опрацювання безпосередньо у часово-частотній (вейвлет) області. Показано, що таке подання надає змогу якісно оцінювати час надходження відбитих сигналів на тлі завад. Наведено результати моделювання відбитих імпульсних сигналів у часовій і вейвлет-областях та оцінку похибок.
| 4. |
Совин Я. Р. Особливості криптографічних акселераторів у мікроконтролерах загального призначення [Електронний ресурс] / Я. Р. Совин, М. НаконечнийЮ., М. Ю. Стахів // Вісник Національного університету "Львівська політехніка". Автоматика, вимірювання та керування. - 2016. - № 852. - С. 118-129. - Режим доступу: http://nbuv.gov.ua/UJRN/VNULP_2016_852_20 Проаналізовано криптоакселератори у 8/16/32-бітових мікроконтролерах загального призначення з погляду швидкодії та функціональних можливостей.
| 5. |
Грабовський Я. І. Порівняння реалізацій нових алгоритмів гешування SHA-3 та ГОСТ Р 34.11-2012 для 8/32-бітових мікроконтролерних архітектур [Електронний ресурс] / Я. І. Грабовський, Я. Р. Совин, І. Я. Тишик // Вісник Національного університету "Львівська політехніка". Комп’ютерні системи та мережі. - 2015. - № 830. - С. 25-32. - Режим доступу: http://nbuv.gov.ua/UJRN/VNULPKSM_2015_830_7 Виконано порівняльну оцінку продуктивності та розміру коду для криптографічних функцій гешування SHA-3 і ГОСТ Р 34.11-2012 у разі їх реалізації на 8-бітних мікроконтролерах родини AVR і 32-бітних мікроконтролерах з ядрами ARM Cortex M0/M0+/M3/M4.
| 6. |
Совин Я. Аналіз апаратної підтримки криптографії у пристроях інтернету речей [Електронний ресурс] / Я. Совин, Ю. Наконечний, І. Опірський, М. Стахів // Безпека інформації. - 2018. - Т. 24, № 1. - С. 36-48. - Режим доступу: http://nbuv.gov.ua/UJRN/bezin_2018_24_1_8 Проаналізовано характеристики та функціональні можливості вбудованих криптоакселераторів у 8/16/32-бітових мікроконтролерах загального призначення, покликаних адаптувати традиційну криптографію до вимог пристроїв Інтернету речей. Встановлено, що традиційні криптоалгоритми і протоколи, що застосовуються в мережі Інтернет при програмній реалізації не відповідають вимогам, які ставляться до пристроїв інтернету речей. Показано тенденції розвитку легковагової криптографії та криптоакселераторів у мікроконтролерах з точки зору балансу безпеки, вартості і продуктивності. Оцінено виграш в продуктивності при застосуванні криптоакселераторів для шифрування, хешування та генерації випадкових чисел у порівнянні з оптимізованими програмними реалізаціями. Звернено увагу на методи захисту криптоакселераторів від атак через сторонні канали, у першу чергу атак на енергоспоживання, що становлять головну небезпеку.
| 7. |
Совин Я. Р. Ефективна реалізація алгоритму блокового симетричного шифрування ДСТУ 7624:2014 ("Калина") для 8/16/32-бітових вбудованих систем [Електронний ресурс] / Я. Р. Совин, В. І. Отенко, Є. Ф. Штефанюк // Сучасний захист інформації. - 2017. - № 3. - С. 6-16. - Режим доступу: http://nbuv.gov.ua/UJRN/szi_2017_3_3
| 8. |
Совин Я. Р. Програмна bitsliced-імплементація шифру "Калина" орієнтована на використання simd-інструкцій мікропроцесорів з архітектурою х86-64 [Електронний ресурс] / Я. Р. Совин, В. В. Хома // Кібербезпека: освіта, наука, техніка. - 2020. - № 3. - С. 131-152. - Режим доступу: http://nbuv.gov.ua/UJRN/cest_2020_3_13
| 9. |
Гарасимчук О. І. Організація захисту результатів контролю знань в системах дистанційного навчання [Електронний ресурс] / О. І. Гарасимчук, І. Р. Опірський, Я. Р. Совин, І. Я. Тишик, Є. Ф. Штефанюк // Кібербезпека: освіта, наука, техніка. - 2020. - № 2. - С. 144-157. - Режим доступу: http://nbuv.gov.ua/UJRN/cest_2020_2_14
| 10. |
Совин Я. Р. Порівняння AEAD-алгоритмів для вбудованих систем інтернету речей [Електронний ресурс] / Я. Р. Совин, В. В. Хома, В. І. Отенко // Computer systems and networks. - 2019. - Vol. 1, № 1. - С. 76-91. - Режим доступу: http://nbuv.gov.ua/UJRN/csn_2019_1_1_11 Виконано порівняння за швидкодією та вимогами до пам'яті реалізацій AEAD-шифрів AESGCM і ChaCha20-Poly1305 для типових 8/16/32-бітних вбудованих low-end процесорів у складі пристроїв Інтернету речей за різних підходів до забезпечення стійкості до часових атак і простих атак на енергоспоживання. Увагу приділено низькорівневій реалізації множення в полях GF(2<^>128) із константним часом виконання як ключовій операції GCM, оскільки у low-end процесорів немає готової інструкції для carry-less множення. Для кожного процесорного ядра AVR/MSP430/ARM Cortex-M3 відповідно запропоновано реалізацію carry-less множення з константним часом виконання, яка за ефективністю є близькою до алгоритмів із неконстантним часом виконання.
| 11. |
Совин Я. Р. Ефективна реалізація алгоритму ДСТУ ГОСТ 28147-89 для 8/16/32-бітних вбудованих систем [Електронний ресурс] / Я. Р. Совин, В. В. Хома, І. Я. Тишик, В. М. Чінка, Я. В. Решетар // Сучасний захист інформації. - 2011. - № 2. - С. 41-50. - Режим доступу: http://nbuv.gov.ua/UJRN/szi_2011_2_7
| 12. |
Совин Я. Метод та утиліта для мінімізації bitsliced-представлення 4×4 s-boxes [Електронний ресурс] / Я. Совин, В. Хома, І. Опірський // Computer systems and networks. - 2022. - Vol. 4, № 1. - С. 131-146. - Режим доступу: http://nbuv.gov.ua/UJRN/csn_2022_4_1_16 Розглянуто методи та засоби для генерації bitsliced-описів бієктивних 4 x 4 S-Boxes зі зменшеною кількістю вентилів/інструкцій. Згенеровані запропонованим методом bitsliced-описи надають змогу покращити безпеку та продуктивність як програмних імплементацій криптоалгоритмів, що використовують 4 x 4 S-Boxes, на різноманітних процесорних архітектурах, так і апаратних засобів на базі FPGA і ASIC. Розроблено евристичний метод мінімізації, що використовує стандартні логічні інструкції AND, OR, XOR, NOT, які доступні в більшості 8/16/32/64-бітних процесорах. Завдяки поєднанню в методі різних евристичних технік (попередніх обчислень, вичерпному пошуку на певну глибину, DFS-алгоритму, уточнювальному пошуку) вдалося зменшити кількість вентилів у bitsliced-описах S-Boxes порівнюючи з іншими відомими методами. Розроблено відповідне програмне забезпечення у вигляді утиліти мовою Python і протестовано її роботу на 225 S-Boxes різноманітних криптоалгоритмів. Установлено, що розроблений метод у 57 % випадках генерує bitsliced-опис із меншим числом вентилів порівнюючи з найкращими відомими на сьогодні методами, реалізованими в утилітах LIGHTER/Peigen.
| 13. |
Совин Я. Р. Евристичний метод для bitsliced подання випадково згенерованих 8×8 криптографічних S-Box [Електронний ресурс] / Я. Р. Совин, В. В. Хома // Ukrainian Journal of Information Technology. - 2021. - Vol. 3, Nr. 2. - С. 58-65. - Режим доступу: http://nbuv.gov.ua/UJRN/ukjit_2021_3_2_11
|
|
|