Паулин О. Н. Модель сумматора с параллельным выполнением микроопераций / О. Н. Паулин, Ф. С. Шапо, Н. И. Синегуб // Технология и конструирование в электрон. аппаратуре. - 2005. - № 2. - С. 17-20. - Библиогр.: 5 назв. - рус.Проанализированы процессы функционирования суммирующих устройств различных типов с помощью их моделирования на языке Verilog в среде Active - HDL. Получены временные диаграммы, подтверждающие повышение быстродействия суммирующих устройств с параллельным выполнением микроопераций по сравнению с устройствами с последовательным их выполнением. The processes of functioning of different types of adding devices are analyzed by modelling them in the language Verilog in Active-HDL environment. Temporary diagrams proving the rise of high performance of adding devices with parallel carrying out ofthe microoperations have been obtained. Ключ. слова: суммирующие устройства чисел с плавающей запятой, временные диаграммы, моделирование, среда Active-HDL, язык Verilog. Індекс рубрикатора НБУВ: З973-047.13
Рубрики:
Шифр НБУВ: Ж14479 Пошук видання у каталогах НБУВ Додаткова інформація про автора(ів) публікації: (cписок формується автоматично, до списку можуть бути включені персоналії з подібними іменами або однофамільці) ![](/irbis_nbuv/images/info.png) Якщо, ви не знайшли інформацію про автора(ів) публікації, маєте бажання виправити або відобразити більш докладну інформацію про науковців України запрошуємо заповнити "Анкету науковця"
|