Запропоновано метод реалізації булевих функцій на FPGA, що базується на використанні перетворення Шеннона та поділі підфункцій на класи. Метод дозволяє зменшити витрати ресурсів FPGA під час реалізації логічної схеми.

Індекс рубрикатора НБУВ: З973-047.2

Рубрики:

Комп'ютери та програмування

Шифр НБУВ: Ж14024 Пошук видання у каталогах НБУВ 

---

  Якщо, ви не знайшли інформацію про автора(ів) публікації, маєте бажання виправити або відобразити більш докладну інформацію про науковців України запрошуємо заповнити "Анкету науковця"