Описано методи побудови оптимізувальних компіляторів для VHDL програм, що базуються на перетворенні вихідних тестів і які спрямовані на зменшення числа подій, що роблять процеси VHDL мови активними. Доведено, що трансформації інструкцій IF і CASE процесів мови VHDL з метою мінімізації ефективних подій є коректними. Коректність методів доведено за допомогою інтервальної часової логіки та похідних динамічних моделей для опису семантики мовних конструкцій VHDL.

  Якщо, ви не знайшли інформацію про автора(ів) публікації, маєте бажання виправити або відобразити більш докладну інформацію про науковців України запрошуємо заповнити "Анкету науковця"