На основании анализа предложенных ранее методов аппаратной реализации операций в конечных полях на одномерном каскаде конструктивных модулей рассмотрена реализация на ПЛИС с использованием языка VHDL оптимизированных по аппаратным затратам параметрических ядер в зависимости от вариантов кодирования внутренних состояний. Параметром настройки на конкретную реализацию является порядок поля.

 Наукова періодика України 

---

  Якщо, ви не знайшли інформацію про автора(ів) публікації, маєте бажання виправити або відобразити більш докладну інформацію про науковців України запрошуємо заповнити "Анкету науковця"