Наличие современных компьютеров дает возможность проводить анализ и оптимизацию цепей электронных схем в считанные минуты, и главным сдерживающим фактором для скорости проектирования становится подготовка исходных данных: ввод данных о схеме порядка 200 - 400 узлов или до 100 элементов требует значительного времени и тщательности проверок корректности. Предложен способ редукции проектируемой схемы таким образом, что модели активных элементов (транзисторов), которые могут содержать от 5 до 15 и более узлов, заменяются частотно-зависимыми трехполюсниками, получаемыми из полной модели каждого транзистора. Способ включает в себя только стандартные процедуры формирования, пересылки и обращения матриц. Реализация данного способа потребовала разработки специальной программы частотного анализа, использованной для проверки эффективности этого подхода.

  Якщо, ви не знайшли інформацію про автора(ів) публікації, маєте бажання виправити або відобразити більш докладну інформацію про науковців України запрошуємо заповнити "Анкету науковця"