Титенко Е. А. Структурная схема настраиваемого мультипроцессора / Е. А. Титенко, Т. А. Мирталибов // Телекомунікац. та інформ. технології. - 2014. - № 1. - С. 33-38. - Библиогр.: 9 назв. - рус.Определены необходимые и достаточные условия для аппаратной поддержки задач обработки символьной информации с ветвящимися процессами. Выполнен синтез структуры настраиваемого мультипроцессора, управляемого потоком данных и содержащего модули ассоциативной памяти и матрицу однородных устройств. Такой мультипроцессор позволяет объединить и координировать работу неединичного множества дискретных вычислителей (продукционных вычислительных устройств), количество и топология которых динамически изменяются в процессе вычислений. Мультипроцессор может найти применение как аппаратный акселератор вычислений в машинах баз данных, баз знаний, высокопроизводительных поисковых системах, системах обработки естественно-языковой информации, интеллектуальных системах ассоциативной памяти. Індекс рубрикатора НБУВ: З973-048
Рубрики:
Шифр НБУВ: Ж25101 Пошук видання у каталогах НБУВ Повний текст Наукова періодика України
Якщо, ви не знайшли інформацію про автора(ів) публікації, маєте бажання виправити або відобразити більш докладну інформацію про науковців України запрошуємо заповнити "Анкету науковця"
|