Актуальність роботи полягає в розвитку методів автоматизованого проектування автоматних пристроїв логічного керування реального часу шляхом розробки єдиного шаблону в синтезованих підмножині мови опису апаратури в стилі автоматного програмування з реалізацією на апаратній платформі ПЛІС (FPGA, CPLD). Мета роботи - розробка принципів побудови моделей тимчасових керуючих автоматів на мові опису апаратури VHDL. Вирішена задача побудови шаблону опису моделей тимчасових керуючих автоматів Мура на VHDL, автоматизований синтез і імплементація отриманої VHDL-моделі в ПЛІС (FPGA, CPLD) з використанням Xilinx ISE і подальший аналіз отриманої схемної реалізації на предмет дотримання значень часових параметрів схеми після імплементації. Реалізація в конструкціях мови VHDL параметрів моделей тимчасових автоматів в системах логічного управління. Розробка конструкцій мови VHDL для реалізації часових параметрів моделей тимчасових автоматів, які забезпечують коректний автоматизований синтез і імплементація цих моделей в ПЛІС (FPGA, CPLD) з використанням інструментальних засобів САПР Xilinx ISE. Синтез і імплементація запропонованих шаблонів VHDL-моделей тимчасових керуючих автоматів Мура в системах логічного управління інструментальними засобами автоматизованого проектування XILINX ISE підтвердили отримання ненадлишкових схемних структур в ПЛІС (FPGA, CPLD), а моделювання після імплементації показало працездатність таких моделей. Висновки: вирішена задача автоматизованого проектування тимчасових керуючих автоматів в системах логічного управління реального часу. Для вирішення даного завдання розроблені шаблони VHDL-моделей тимчасових керуючих автоматів Мура, що дало можливість реалізувати керуючі автомати з тимчасовими обмеженнями, таймаут і вихідними затримками. Автоматизований синтез і моделювання VHDL-моделей на основі розроблених шаблонів підтвердили працездатність і коректність запропонованих моделей. Наукова новизна роботи полягає в подальшому розвитку методів побудови шаблонів HDL-моделей тимчасових керуючих автоматів Мура, що дало можливість реалізувати керуючі автомати з тимчасовими обмеженнями, таймаут і вихідними затримками, а також виконати їх коректний автоматизований синтез і моделювання. Практична цінність отриманих результатів полягає в розробці процедур побудови VHDL-моделей тимчасових керуючих автоматів Мура в системах логічного управління реального часу, що дало можливість автоматизувати процес синтезу керуючих автоматів з урахуванням можливості обробки зовнішніх подій і реалізації довільних затримок для вихідних сигналів і збільшити гнучкість і швидкодія проектованих систем. Розроблені процедури можуть бути корисні проектувальникам часових керуючих автоматів в XILINX ISE.

  Якщо, ви не знайшли інформацію про автора(ів) публікації, маєте бажання виправити або відобразити більш докладну інформацію про науковців України запрошуємо заповнити "Анкету науковця"