Предложен метод оптимизации аппаратурных затрат в схеме автомата Мура, реализуемой в базисе FPGA. Метод основан на одновременном использовании замены входов и преобразования кодов состояний в коды классов псевдоэквивалентных состояний. Такой подход приводит к трехуровневой схеме автомата. Приведен пример синтеза автомата Мура с использованием предложенного метода и выполнен анализ его положительных и отрицательных характеристик. Исследования на базе стандартных автоматов показали, что данный метод позволяет уменьшить аппаратурные затраты и потребляемую мощность при незначительной потере быстродействия.

 Наукова періодика України 

---

  Якщо, ви не знайшли інформацію про автора(ів) публікації, маєте бажання виправити або відобразити більш докладну інформацію про науковців України запрошуємо заповнити "Анкету науковця"