Drozd O. V. Improving FPGA components of critical systems based on natural version redundancy = Покращання FPGA-компонентів критичних систем на основі природної версійної надмірності / O. V. Drozd, A. Rucinski, K. V. Zashcholkin, M. O. Drozd, Yu. Yu. Sulima // Appl. Aspects of Inform. Technology. - 2021. - 4, № 2. - С. 168-177. - Бібліогр.: 23 назв. - англ.Розглянуто проблему вдосконалення FPGA-компонентів, що розробляються для систем критичного застосування. FPGA-компоненти поліпшуються в контролепридатності їх схем і достовірності обчислюваних на них результатів для підтримки відмовостійких рішень, які є базовими в забезпеченні функціональної безпеки критичних систем. Відмовостійкі рішення потребують захисту від джерел кратних відмов, до яких відносяться приховані несправності. Вони можуть накопичуватися в значній кількості на протязі тривалого нормального режиму та порушувати функціональність відмовостійких схем із початком найбільш відповідального аварійного режиму. Захист від прихованих несправностей забезпечується контролепридатністю схем, яка націлена на прояв несправностей і тому повинна підтримуватися в комплексі з достовірністю результатів, беручи до уваги зниження достовірності у разі прояви несправностей. Завдання підвищення контролепридатності FPGA-компонента в нормальному режимі та достовірності результатів, що обчислюються в аварійному режимі, вирішується шляхом використання природної версійної надмірності, властивої LUT-орієнтованій архітектурі. Ця надмірність проявляється в існуванні множини версій програмного коду, що зберігають функціональність FPGA-компонента за однієї і тієї же його апаратній реалізації. Контролепридатність FPGA-компонента та достовірність обчислюваних результатів розглянуто з урахуванням характерних несправностей LUT-орієнтованої архітектури. Ці несправності досліджено з позиції несуперечності їх прояву та маскування відповідно до нормального та аварійного режиму на версіях програмного коду. Несправності ототожнюються зі спотворенням бітів у пам'яті LUT вузлів. Біти, що спостерігаються тільки в аварійному режимі, є потенційно небезпечними, оскільки можуть приховувати несправності в нормальному режимі. Переміщення потенційно небезпечних бітів на контролепридатні позиції, які спостерігаються в нормальному режимі, виконується шляхом вибору відповідних версій програмного коду й організації роботи FPGA-компонента на декількох версіях. Проведені експерименти FPGA-компонентом на прикладі матричного помножувача двійкових кодів, показали ефективність використання природної версійнної надмірності LUT-орієнтованої архітектури для вирішення проблеми прихованих несправностей.
Шифр НБУВ: Ж101736 Пошук видання у каталогах НБУВ Повний текст Наукова періодика України Додаткова інформація про автора(ів) публікації: (cписок формується автоматично, до списку можуть бути включені персоналії з подібними іменами або однофамільці) Якщо, ви не знайшли інформацію про автора(ів) публікації, маєте бажання виправити або відобразити більш докладну інформацію про науковців України запрошуємо заповнити "Анкету науковця"
|