Проанализированы процессы функционирования суммирующих устройств различных типов с помощью их моделирования на языке Verilog в среде Active - HDL. Получены временные диаграммы, подтверждающие повышение быстродействия суммирующих устройств с параллельным выполнением микроопераций по сравнению с устройствами с последовательным их выполнением.

The processes of functioning of different types of adding devices are analyzed by modelling them in the language Verilog in Active-HDL environment. Temporary diagrams proving the rise of high performance of adding devices with parallel carrying out ofthe microoperations have been obtained.

Ключ. слова: язык VERILOG, среда Active-HDL, моделирование цифровых устройств, суммирующие устройства чисел с плавающей запятой, выравнивающая разность, временные диаграммы, аппаратные затраты
Індекс рубрикатора НБУВ: З972-02-5-05

Рубрики:

Дискретна обчислювальна техніка

Шифр НБУВ: Ж14479 Пошук видання у каталогах НБУВ 

Рассмотрен вопрос разработки оригинальной звездообразной структуры микропроцессора, в которой объединяются архитектуры суперскалярного микропроцессора и VLIW-процессора, что позволяет повысить быстродействие путем увеличения количества параллельно выполняемых микропроцессором команд без соответствующего увеличения длины VLIW-команд микропроцессора. Этот положительный эффект достигается за счет использования присущего предлагаемой структуре внутреннего параллелизма, когда в данном микропроцессоре применяются не только управляемые арифметические устройства, но и арифметические устройства, не требующие команд для задания режимов работы.

Розглянуто питання розробки оригінальної зіркоподібної структури мікропроцесора, в якій об'єднується архітектура суперскалярного мікропроцесора і VLIW-процесора, що дозволяє підвищити швидкодію шляхом збільшення кількості паралельно виконуваних мікропроцесором команд без відповідного збільшення довжини VLIW-команд мікропроцесора. Цей позитивний ефект досягається за рахунок використання властивого пропонованій структурі внутрішнього паралелізму, коли в даному мікропроцесорі застосовуються не лише керовані арифметичні пристрої, але і арифметичні пристрої, що не вимагають команд для завдання режимів роботи.

The problem of working out the original starshaped microprocessor being unificated architectures of superscalar microprocessor and VLIW-processor, permitting to raise rapid action by means of increasing a number of instructions carrying-out in parallel by microprocessor without appropriate increasing length of VLIW-instructions of microprocessor has been considered. This positive effect is reached on account of utilizing inner parallelism appropriate to offered structure while not only guided arithmetic devices are applied in given microprocessor but arithmetic devices not requiring instructions for assigning work regimes are applied.

Разработана оригинальная структура умножителя/делителя, в котором на первой ступени аппаратно совмещаются операции умножения и вычитания целых чисел в дополнительном коде, что позволяет повысить быстродействие устройства. Кроме того, в предлагаемом устройстве умножения/деления отсутствуют операции пересылки чисел, что также повышает его быстродействие.

Розглянуто питання розробки оригінальної структури помножувача/дільника, в якому на першому ступені апаратно суміщаються операції множення і віднімання цілих чисел в доповняльному коді, що дозволяє підвищити швидкодію пристрою. Крім того, в запропонованому пристрої множення/ділення відсутні операції пересилки чисел, що також підвищує швидкодію даного пристрою.

The problem of working out the original multiplierТs/divisorТs structure being combined apparatuses on first degree operations of multiplication and subtraction of integers in additional code permitting to raise rapid action of the device has been considered. Moreover operations of sending integers are absent in offered device raising rapid action of given device as well.

Рассмотрен вопрос разработки оригинальной структуры быстродействующего устройства умножения и извлечения квадратного корня, в котором на первой ступени аппаратно совмещаются операции умножения и вычитания целых чисел в дополнительном коде, что позволяет повысить быстродействие устройства. В предлагаемом устройстве отсутствуют операции пересылки чисел, что также повышает быстродействие данного устройства.

Рассмотрен метод проектирования структур быстродействующих умножителей целых чисел, основанный на использовании разных по организации вычислений многооперандных, многоразрядных сумматоров, обрабатывающих декомпозиционные фрагменты матрицы бит частичных произведений. Охарактеризованы средства проектирования умножителей, которые позволяют повысить качество их разработок.

Приведены структурные схемы наиболее экономичного и наиболее быстродействующего итогового устройства чисел с плавающей запятой. Рассмотрен алгоритм суммирования двоичных чисел с плавающей запятой, что позволяет значительно сокращать аппаратные затраты устройств суммирования. Предложена обобщенная структурная схема итогового устройства, которая реализует операцию суммирования на основе данного алгоритма. Используется принцип Парето для отражения характеристик предложенных итоговых устройств.

Рассмотрен вопрос разработки оригинальной звездообразной структуры микропроцессора, в которой объединяются структуры микропроцессоров с прямым и инверсным потоками данных. В результате этого арифметические устройства в предложенном микропроцессоре работают в течение всего периода тактовой частоты, что позволяет повысить производительность микропроцессора.

Розглянуто питання розробки оригінальної зіркоподібної структури мікропроцесора, в якій об’єднуються структури мікропроцесорів з прямим та інверсним потоками даних. В результаті цього арифметичні пристрої в запропонованому мікропроцесорі працюють протягом всього періоду тактової частоти, що надає змогу підвищити продуктивність мікропроцесора.

The problem of working out the original starshaped microprocessor being unificated microprocessor structures with direct and inverse data flow has been considered. As a result arithmetic devices work useful in suggested microprocessor throughout all period of frequency cycle permitting to increase microprocessor productivity.

Рассмотрен вопрос организации режимов работы микропроцессоров звездообразной структуры. В результате арифметические устройства рассмотренных микропроцессоров в различных режимах могут функционировать либо совместно, либо раздельно. Возможен также режим работы, когда одна часть арифметических устройств работает совместно, а другая часть – раздельно.

Розглянуто питання організації режимів роботи мікропроцесорів зіркоподібної структури. В результаті арифметичні пристрої розглянутих мікропроцесорів за різних режимів можуть функціонувати або сумісно, або окремо. Можливий також режим роботи, коли одна частина арифметичних пристроїв працює сумісно, а інша частина – окремо.

The question of organization of the modes of operations of microprocessors of star-shaped structure is considered. As a result arithmetic units of the considered microprocessors in the different modes can function either together or separately. The modes of operations are possible also, when one part of arithmetic units works together, and other part of arithmetic units works separately.